[发明专利]移位寄存器

说明书

本发明提供一种移位寄存器。在移位寄存器的单位电路(11)中设有在全导通输出时通过漏极端子将截止电位提供到节点(n1)的晶体管(Tr10)。将全导通控制信号(AON)提供到晶体管(Tr10)的栅极端子。对晶体管(Tr10)的源极端子不提供从电源电路供给的低电平电位(VSS)，而是提供在全导通输出时成为低电平的初始化信号(INIT)。因为全导通控制信号(AON)和初始化信号(INIT)从外部被供给，所以即使在通常动作时噪声叠加于低电平电位(VSS)的情况下，晶体管(Tr10)也不导通，电荷没有从节点(n1)漏掉。由此，能够对从电源电路供给的截止电位上叠加的噪声所导致的移位寄存器的误动作进行防止。

技术领域

本发明涉及移位寄存器，尤其涉及适合用于显示装置的驱动电路等的移位寄存器。

背景技术

有源矩阵型的显示装置以行为单位选择配置成二维形状的像素电路，并向所选择的像素电路写入对应于显示数据的电压，由此显示图像。为了以行为单位选择像素电路，采用基于时钟信号将输出信号依次移位的移位寄存器作为扫描线驱动电路。另外，在进行点顺序驱动的显示装置中，在数据线驱动电路的内部设置有同样的移位寄存器。

液晶显示装置等往往采用用于形成像素电路内的TFT(Thin Film Transistor，薄膜晶体管)的制造工艺，来将像素电路的驱动电路与像素电路形成为一体。在此情况下，为了降低制造成本，优选地，用与TFT相同导电型的晶体管形成包含移位寄存器在内的驱动电路。

关于移位寄存器，一直以来已知各种电路。例如，专利文献1中记载了将图38所示的单位电路901多级连接的移位寄存器。在全导通控制信号AON为低电平，全导通控制信号的否定信号AONB为高电平时，该移位寄存器进行通常动作。这时晶体管Q21、Q23、Q24截止，晶体管Q22导通。

下面，对单位电路901的通常动作进行说明。首先，若输入信号IN变为高电平，则晶体管Q1导通，节点N1的电位上升到(VDD-Vth)(Vth为TFT的阈值电压)，节点N1成为悬浮状态，晶体管Q2、Q31导通。这时时钟信号CK是低电平，因此输出信号OUT1、OUT2是低电平。此外，若输入信号IN变为高电平，则晶体管Q7导通，节点N2的电位成为低电平。接下来若输入信号IN变为低电平，则晶体管Q1、Q7截止。

接下来若时钟信号CK变为高电平，则输出信号OUT1、OUT2成为高电平。这时，通过电容器C1、晶体管Q2、Q31的寄生电容，节点N1的电位被提升，节点N1的电位变得高于(VDD+Vth)。因此，输出信号OUT1、OUT2的电位成为VDD。接下来若时钟信号CK变为低电平，则节点N1的电位恢复为(VDD-Vth)，输出信号OUT1、OUT2成为低电平。

接下来若时钟信号CKB变为高电平，则晶体管Q6导通，节点N2的电位上升到(VDD-Vth)，节点N2成为悬浮状态。因此，晶体管Q3、Q4、Q32导通，节点N1的电位成为低电平。接下来若时钟信号CKB变为低电平，则晶体管Q6截止。

其后，时钟信号CKB以规定的周期成为高电平和低电平。在时钟信号CKB的高电平期间，晶体管Q6导通，对节点N2施加高电平电位。在时钟信号CKB的低电平期间，晶体管Q6截止，节点N2以悬浮状态保持高电平电位。

在全导通控制信号AON为高电平，全导通控制信号的否定信号AOB为低电平时，移位寄存器进行将输出信号OUT1全部设为导通电平(晶体管导通的电平)的动作(下面，称为全导通输出)。这时晶体管Q21、Q23、Q24导通，晶体管Q22截止。因此，节点N2的电位成为高电平，晶体管Q4、Q32导通，节点N1的电位成为低电平，晶体管Q2、Q31截止。此外，因为晶体管Q3的栅极电位成为低电平，所以晶体管Q3截止。如这样晶体管Q2、Q3截止，晶体管Q24导通，因此输出信号OUT1成为高电平。另一方面，晶体管Q31截止，晶体管Q32导通，因此输出信号OUT2成为低电平。