[发明专利]由诸如FINFET的薄垂直半导体结构形成的高密度电容器

权利要求书

1.一种使用三维半导体制造技术来制造集成电路的方法，包括：

在衬底上形成薄垂直半导体结构；

通过氧化整个所述薄垂直半导体结构，形成用于至少一个电容器的电介质；

在所氧化的薄垂直半导体结构之上形成导电层；以及

通过使用平滑处理，由所沉积的导电层在所述电介质周围形成电极以生成所述至少一个电容器，其中在所氧化的薄垂直半导体结构中的至少一个的相对侧上形成第一电极和第二电极，以形成用于所述至少一个电容器的金属-绝缘体-金属结构。

2.如权利要求1所述的方法，其中氧化所述薄垂直半导体结构的步骤包括形成氧化硅，并且其中形成所述导电层的步骤包括沉积多晶硅层。

3.如权利要求1所述的方法，其中形成所述薄垂直半导体结构的步骤包括形成具有比间距大的高度的所述薄垂直半导体结构，使得所述高度与间距之间的比大于一，从而提供所述电容器作为高密度电容器。

4.如权利要求1所述的方法，其中形成所述薄垂直半导体结构的步骤包括：

在形成所述薄垂直半导体结构之前在所述衬底的第一部分之上形成第一保护层，其中所述薄垂直半导体结构在所述衬底的未被所述第一保护层覆盖的第二部分中形成；

在所述衬底的所述第二部分中形成所述至少一个电容器之后，从所述衬底的所述第一部分移除所述第一保护层；

在所述至少一个电容器之上形成第二保护层；以及

在所述衬底的未被所述第二保护层覆盖的所述第一部分中形成电子部件。

5.如权利要求4所述的方法，其中在所述衬底的所述第一部分中形成电子部件的步骤包括在所述衬底的所述第一部分中形成平面器件。

6.如权利要求1所述的方法，还包括：

在第一多个所述薄垂直半导体结构之上形成第一保护层，其中由未被所述第一保护层覆盖的第二多个所述薄垂直半导体结构生成所述至少一个电容器；

在生成所述至少一个电容器后，从所述第一多个薄垂直半导体结构移除所述第一保护层；

在所述至少一个电容器之上形成第二保护层；以及

使用未被所述第二保护层覆盖的所述第一多个薄垂直半导体结构形成FinFET晶体管。

7.如权利要求6所述的方法，还包括在形成FinFET晶体管步骤的源极/漏极注入步骤之前移除所述第二保护层。

8.一种三维集成电路，包括：

在衬底的一部分中的第一多个被氧化的薄垂直半导体结构，其中所述第一多个被配置为用作电容器的电介质，其中所述氧化延伸穿过整个所述薄垂直半导体结构以形成用于所述电容器的所述电介质；以及

电极，所述电极耦合到所述第一多个被氧化的薄垂直半导体结构并且被配置成提供至所述电容器的电接触，其中所述电极由沉积在所氧化的薄垂直半导体结构上的导电材料的经平滑的导电层形成，其中所述电极包括位于所氧化的薄垂直半导体结构的相对侧上的第一电极和第二电极，以形成用于所述电容器的金属-绝缘体-金属结构。

9.如权利要求8所述的三维集成电路，还包括在所述衬底的另一部分中的第二多个薄垂直半导体结构，其中所述第二多个配置为用作晶体管。

10.如权利要求8所述的三维集成电路，其中所述薄垂直半导体结构包括硅基底，在所述硅基底上具有用作所述电容器的所述电介质的氧化硅表面，并且还包括在所述薄垂直半导体结构之上的经平滑的多晶硅层，以形成所述电容器的所述电极。

11.如权利要求8所述的三维集成电路，其中所述薄垂直半导体结构的高度与所述薄垂直半导体结构的间距之比大于一，从而使得所述电容器是高密度电容器。

12.如权利要求8所述的三维集成电路，还包括在所述衬底上制造的电子部件，其中所述电子部件耦合到所述电容器。