[发明专利]忆阻乘法器件、用于复数乘法累加运算的方法及忆阻阵列

说明书

本公开总体涉及忆阻乘法器件、用于复数乘法累加运算的方法以及忆阻阵列。在根据本公开的一个示例中描述了一种器件。该器件包括至少两个忆阻单元。每个忆阻单元包括用于存储复数权重值的一个分量的忆阻元件。该器件还包括耦合至忆阻元件的实数输入乘法器，所述实数输入乘法器用于将忆阻元件的输出信号与输入信号的实数分量相乘。该器件的虚数乘法器耦合至忆阻元件，其用于将忆阻元件的输出信号与输入信号的虚数分量相乘。

技术领域

本公开总体涉及执行复数乘法累加运算。

背景技术

诸如忆阻器之类的忆阻元件是可以通过将电刺激(例如，电压或电流)施加至忆阻元件而被编程到不同状态的器件。在编程之后，可以读取忆阻元件的状态。忆阻元件的状态保持稳定足够长以将器件认为是非易失性的。多个忆阻元件可以被包括在阵列内，在该阵列中，多个列线路与多个行线路相交，忆阻元件位于列线路与行线路的交叉处。

发明内容

根据本公开的一个方面，提供了一种忆阻乘法器件，包括：至少两个忆阻单元，每个忆阻单元包括：忆阻元件，其用于存储复数权重值的一个分量；耦合至所述忆阻元件的实数输入乘法器，其用于将所述忆阻元件的输出信号与输入信号的实数分量相乘，所述忆阻元件的所述输出信号表示所述复数权重值的所述一个分量；以及耦合至所述忆阻元件的虚数输入乘法器，其用于将所述忆阻元件的所述输出信号与所述输入信号的虚数分量相乘。

根据本公开的又一方面，提供了一种用于执行复数乘法累加运算的方法，包括：将表示输入信号的实数分量的第一电压和表示所述输入信号的虚数分量的第二电压分别施加至第一忆阻单元的第一实数输入乘法器和第一虚数输入乘法器；将所述第一电压和所述第二电压分别施加至第二忆阻单元的第二实数输入乘法器和第二虚数输入乘法器；将表示复数权重输入的实数分量的电流施加至所述第一忆阻单元的所述第一实数输入乘法器和所述第一虚数输入乘法器；将表示复数权重输入的虚数分量的电流施加至所述第二忆阻单元的所述第二实数输入乘法器和所述第二虚数输入乘法器；对包括实数分量的乘法器的输出求和；以及对包括虚数分量的乘法器的输出求和，其中，求和表示复数输入与复数权重值的乘法累加运算。

根据本公开的另一方面，提供了一种忆阻阵列，包括：多个忆阻乘法器件，每个忆阻乘法器件包括：第一忆阻单元，其包括用于存储复数权重值的实数分量的忆阻元件；第二忆阻单元，其包括用于存储所述复数权重值的虚数分量的忆阻元件；其中，每个忆阻单元包括：耦合至所述忆阻元件的实数输入乘法器，其用于：接收所述忆阻元件的输出信号；接收输入信号的实数分量；以及输出定义所述输出信号与所述实数分量的乘积的信号；以及耦合至所述忆阻元件的虚数输入乘法器，其用于：接收所述忆阻元件的输出信号；接收输入信号的虚数分量；以及输出定义所述输出信号与所述虚数分量的乘积的信号；以及实数求和器件，其用于对具有实数分量的乘法器的输出求和；以及虚数求和器件，其用于对具有虚数分量的乘法器的输出求和。

附图简要说明

附图示出了在本文中所描述的原理的各种示例并且是说明书的一部分。所示出的示例仅仅是为了说明而给出的，并且不限制权利要求的范围。

图1是根据在本文中所描述的原理的一个示例的用于执行复数乘法累加(MAC)运算的忆阻乘法器件的图。

图2是根据在本文中所描述的原理的一个示例的用于执行复数乘法累加(MAC)运算的系统的图。

图3是根据在本文中所描述的原理的一个示例的用于执行复数乘法累加(MAC)运算的方法的流程图。

图4A是根据在本文中所描述的原理的另一示例的用于执行复数乘法累加(MAC)运算的系统的图。

图4B是根据在本文中所描述的原理的一个示例的输入乘法器。

图5是根据在本文中所描述的原理的一个示例的使用用于执行复数乘法累加(MAC)运算的系统的计算设备的图。

在附图通篇中，相同的附图标记表示相似的但不一定相同的元件。