[发明专利]形成浅沟槽隔离(STI)结构的方法

说明书

本发明提供一种形成用于集成电路的沟槽隔离(例如，STI)的方法，所述方法包含：在半导体衬底上方形成垫氧化物层且接着形成氮化物层；穿透所述结构执行沟槽蚀刻以形成沟槽；沉积沟槽氧化物层于所述结构上方以形成经填充沟槽；沉积牺牲平坦化层于所述经沉积氧化物上方，所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻选择性；执行平坦化蚀刻工艺，其移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化；执行氧化物蚀刻工艺，其对所述沟槽氧化物层具有选择性以移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分；及移除剩余氮化物层，使得所述剩余经氧化物填充沟槽界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。

技术领域

本发明涉及半导体集成电路(IC)制造，且更特定来说，涉及形成例如用于互补金属氧化物半导体(CMOS)装置的浅沟槽隔离结构(STI)的方法。

背景技术

浅沟槽隔离(STI)是防止邻近半导体装置组件之间的电流泄漏的集成电路特征。STI结构常用于CMOS装置中，且通常在半导体装置制造过程初期、在形成晶体管之前形成。常规STI过程的关键步骤涉及在硅衬底中蚀刻沟槽的图案；沉积一或多种电介质材料(例如，二氧化硅)以填充所述沟槽；及使用化学机械平坦化(CMP)移除过量电介质。

然而，常规STI形成中涉及的CMP处理可引起一或多个相关问题。举例来说，CMP工艺可产生显著中心到边缘偏置，其可导致横跨晶片的足够变化以造成良率下降。作为另一实例，CMP可造成场氧化物的局部非均匀性及凹陷。此外，CMP工艺可将氧化物残余物留在最大作用区域上，其可造成导致良率损失的SiN残余物。最后，使用CMP的常规STI形成处理涉及相对大数目的步骤。

发明内容

根据本发明的教示，可在不使用CMP及/或在与常规技术相比运用减小数目的步骤的情况下形成沟槽隔离结构，例如，浅沟槽隔离(STI)。

在一个实施例中，一种形成用于集成电路的沟槽隔离结构(例如，STI)的方法包含：在半导体衬底上方形成薄垫氧化物层，接着形成氮化物层；穿透所述氮化物层、所述垫氧化物及所述半导体衬底的部分执行沟槽蚀刻工艺以形成沟槽；沉积沟槽氧化物层于所述氮化物层的剩余部分上方且将其延伸到所述沟槽中以形成经填充沟槽；沉积牺牲平坦化层于所述经沉积氧化物上方，所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻选择性；执行平坦化蚀刻工艺，其移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化；执行氧化物蚀刻工艺，其对所述沟槽氧化物层具有选择性以移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分；及执行氮化物移除过程，其移除所述氮化物层的所述剩余部分，使得所述经填充沟槽的剩余氧化物界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。当然，此技术可根据需要用来形成多个沟槽隔离结构。

在另一实施例中，一种半导体裸片可包含：半导体衬底；及多个沟槽隔离结构(例如，STI)，其通过一过程形成于所述半导体衬底中，所述过程包含：在所述半导体衬底上方形成薄垫氧化物层，接着形成氮化物层；穿透所述氮化物层、所述垫氧化物及所述半导体衬底的部分执行沟槽蚀刻工艺以形成多个沟槽；沉积沟槽氧化物层于所述氮化物层的剩余部分上方且使其延伸到所述沟槽中以形成多个经填充沟槽；沉积牺牲平坦化层于所述经沉积氧化物上方，所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻选择性；执行平坦化蚀刻工艺，其移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化；执行氧化物蚀刻工艺，其对所述沟槽氧化物层具有选择性以移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分；及执行氮化物移除过程，其移除所述氮化物层的所述剩余部分，使得每一经填充沟槽的剩余氧化物界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。

在其它实施例中，CMOS装置包括包含如上文所论述那样形成的多个沟槽隔离结构的半导体结构。