[发明专利]用于经由芯片间跳频总线的安全数据传送的系统和方法

说明书

本文描述的系统和方法提供了一种用于经由芯片间跳频总线进行安全数据传送的方法。该方法包括将位于第一电子组件内的非易失性存储元件配置成用与第一电子组件相关联的第一唯一标识符进行预编程。该方法还包括将位于第一电子组件内的第一加扰模式生成器配置成在第一电子组件的运行时基于第一计数器值生成第一加扰模式。该方法进一步包括将位于第一电子组件内的第一异或门配置成接收来自第一加扰模式生成器的第一加扰模式和来自收发器缓冲器的数据，以生成将要从第一电子组件发射出去的输出数据。

相关申请的交叉引用

本公开要求于2015年5月1日提交的美国临时专利申请No.62/156,094和于2016年2月19日提交的美国专利申请No.15/048,135的权益，在此通过引用将其全部内容并入本文。

技术领域

本公开涉及例如在集成电路板上的经由芯片间跳频总线的安全数据传送。

背景技术

这里提供的背景技术用于一般性地呈现本公开的上下文的目的。当前所称的发明人的工作在本背景技术章节中描述该工作的程度上，以及在提交时可能不会被另外认定为现有技术的本描述的方面，既不明确地也不隐含地被承认为相对于本公开的现有技术。

在印刷电路板上，多个电子组件通常可以被机械地支撑并且被电连接以执行数据处理任务。例如，多媒体处理芯片可以从通信芯片接收加密的多媒体数据，以便经由用户接口来处理并且然后显示多媒体内容。多媒体处理芯片可对接收到的数据进行解密，并且将解密后的数据发送回通信芯片以发射到显示器组件。如果将探测电路装置添加到通信芯片，则解密后的数据可以被探测电路装置拦截。因此，原始加密的多媒体数据可通过探测电路装置被暴露给第三方，并且电路的数据安全被破坏。

发明内容

这里描述的系统和方法提供了一种用于经由芯片间跳频总线的安全数据传送的方法。该方法包括将位于第一电子组件内的非易失性存储元件配置成用与第一电子组件相关联的第一唯一标识符进行预编程。该方法进一步包括将位于所述第一电子组件内的第一加扰模式生成器配置用于在所述第一电子组件的运行时基于第一计数器值生成第一加扰模式。该方法进一步包括将位于所述第一电子组件内的第一异或门配置成接收来自所述第一加扰模式生成器的第一加扰模式和来自收发器缓冲器的数据，以用于生成将要从所述第一电子组件发射出去的输出数据。

在一些实现中，所述非易失性存储元件包括熔丝块或一次性编程元件，并且所述非易失性存储元件在制造阶段期间用公共的运输密钥(transit key)进一步预编程。

在一些实现中，所述非易失性存储元件进一步用基于PCB(印刷电路板)上的每个芯片的所述唯一标识符的列表计算的哈希摘要进行编程，并且在用所述哈希摘要进行编程之后，所述非易失性存储元件被锁定以防止不希望的改变。

在一些实现中，所述哈希摘要被用来通过与新近计算的哈希摘要进行比较来认证安装在所述PCB上的所有芯片，并且其中，在设备的制造阶段、测试阶段或者初始化阶段期间执行所述认证。

在一些实现中，所述输出数据在经由芯片间总线通信地耦合到所述第一电子组件的第二电子组件处被接收；并且其中，所述第二电子组件包括第二加扰模式生成器，以基于第二计数器值生成第二加扰模式，其中，将所述第二计数器值与所述第一计数器值同步。

在一些实现中，所述第二电子组件还包括第二异或门，以接收来自所述第二加扰模式生成器的所述第二加扰模式和从第一电子组件接收的数据，以生成将要进入所述第二电子元件处的接收器缓冲器的输出数据。

在一些实现中，将所述第二计数器值与所述第一计数器值同步，并且将所述第二加扰模式与所述第一加扰模式同步。

在一些实现中，所述第一加扰模式生成器基于以可变速率使用第一加密密钥以密码方式创建的同步模式来生成新的比特模式。