[发明专利]一次写入型存储器码的纠错码管理的电路、系统和方法

权利要求书

1.一种电路，其包含：

主机接口，其接收第一数据字，所述第一数据字包括具有至少两个位的至少一个原始符号；

纠错码控制器即ECC控制器，其对所述第一数据字的所述原始符号进行编码并且输出第一组ECC位，所述第一组ECC位对应于所述第一数据字的所述原始符号；

一次写入型存储器控制器即WOM控制器，其对所述第一数据字的所述原始符号和所述第一组ECC位进行编码并且输出第一WOM编码的字，其中所述第一WOM编码的字包括对应于所述第一数据字的所述原始符号的第一WOM码和对应于所述第一组ECC位的第二WOM码，其中所述第一WOM码包括至少三个位，其中所述至少三个位中的至少两个具有相同的逻辑值；以及

存储器装置接口，其将所述第一WOM编码的字写入WOM装置的第一地址。

2.根据权利要求1所述的电路，其中所述存储器装置接口通过改变所述WOM装置的编址字的选择位的块初始化状态，将所述第一WOM编码的字写入所述第一地址，其中，使用所述第一地址将所述编址字编址。

3.根据权利要求2所述的电路，其中所述块初始化状态是块擦除状态。

4.根据权利要求1所述的电路，其中所述主机接口接收第二数据字，所述第二数据字包括具有至少两个位的至少一个原始符号；

其中所述ECC控制器对所述第二数据字的所述原始符号进行编码并且输出第二组ECC位，所述第二组ECC位对应于所述第二数据字的所述原始符号；

其中所述WOM控制器对所述第二数据字的所述原始符号和所述第二组ECC位进行编码并且输出第二WOM编码的字，所述第二WOM编码的字包括对应于所述第二数据字的所述原始符号的第三WOM码和对应于所述第二组ECC位的第四WOM码，所述第三WOM码具有和所述第一WOM码相同数量的位；

其中所述存储器装置接口将所述第二WOM编码的字写入所述WOM装置的所述第一地址；并且

其中，当所述第二数据字的所述原始符号不同于所述第一数据字的所述原始符号时，所述第三WOM码等于其中至少两个位取反的所述第一WOM码，并且将所述第二WOM编码的字写入所述WOM装置的所述第一地址包括用所述第三WOM码重写所述第一WOM码。

5.根据权利要求4所述的电路，其中，当所述第二数据字的所述原始符号和所述第一数据字的所述原始符号相同时，所述第三WOM码和所述第一WOM码相同。

6.根据权利要求4所述的电路，其中，响应于所述主机接口接收针对所述第二数据字的读取请求，所述存储器装置接口从所述WOM装置的所述第一地址读取所述第二WOM编码的字；

其中所述WOM控制器对所述第二WOM编码的字进行解码并且输出第一WOM解码的字，所述第一WOM解码的字包括解码的符号和ECC位的解码组，所述解码的符号对应于所述第三WOM码的解码，所述ECC位的解码组对应于所述第四WOM码的解码；并且

其中所述ECC控制器评估所述解码的符号和所述ECC位的解码组以确定所述解码的符号是否匹配所述第二数据字的所述原始符号，并且当所述解码的符号不匹配所述第二数据字的所述原始符号时，采取校正动作以基于所述ECC位的解码组来校正所述解码的符号。

7.根据权利要求1所述的电路，其中所述ECC控制器根据Reed-Soloman编码方案即RS编码方案对所述第一数据字的所述原始符号进行编码。

8.根据权利要求1所述的电路，其中所述ECC控制器根据Bose-Chaudhuri-Hocquenghem编码方案即BCH编码方案对所述第一数据字的所述原始符号进行编码。