[发明专利]垂直纳米线MOSFET制造中的垂直后栅极工艺的方法

说明书

本发明涉及一种使用后栅极工艺的垂直纳米线MOSFET制造方法。首先制造顶部欧姆电极，并且其可以用作掩模以利用蚀刻技术形成栅极凹陷。随后形成栅极，其在很大程度上降低了接入电阻。

技术领域

本发明大体上涉及垂直金属-氧化物-半导体场效应晶体管(MOSFET)的制造，特别是涉及在自对准后栅极工艺中的垂直纳米线MOSFET的制造、以及其在电子电路中的应用。

背景技术

垂直纳米线MOSFET可以实现细通道的较小占用面积(foot-prints)，其通过围栅几何形状而具有良好的静电控制。纳米线直径的减少可以改善静电性并减小占用面积，但其显示出外部串联电阻的增加。沿纳米线轴向的高精度掺杂控制已被证明是不充分的，而且非常具有挑战性。纳米线直径越小，会增加金属-半导体的接触电阻，这是因为面积变小。此外，欧姆接触通常需要高温退火工艺以达到足够低的比接触电阻率，然而栅介质的电特性和结构特性对高温工艺敏感。后栅极工艺通常用于平面技术，其中在栅极确定之前便制作源区和漏区及其电接触。

发明内容

为了解决上述问题，本发明应用了自对准后栅极工艺，其使用数字化刻蚀从而可以使栅区中纳米线直径局部减少，并同时实现内部沟道和掺杂接触区。此外，该工艺还可以在同一样品上并联制造具有不同栅长的MOSFET。

考虑到上述描述，然后，本发明的一些实施方案的一个方面提供一种技术，其试图以单独的方式或以任何组合的方式缓和、减轻或消除本领域中的一个或多个上述提及的缺陷和缺点。

本发明的一个方面涉及在栅极形成之前制作顶部欧姆接触的技术。

本发明的另一个方面涉及垂直MOSFET的制造，其中，首先沉积顶部金属电极，然后将其用作蚀刻掩模，以在栅极确定之前减小纳米线晶体管通道的直径。

本发明的又一个方面涉及通过使用替换掩模(其被用作蚀刻掩模)以在栅极确定之前形成顶部接触区，从而减小纳米线晶体管通道的直径。随后，将该替换掩模移除并以金属接触代替。

在又一个实施方案中，将在后栅极工艺中制造的垂直纳米线MOSFET用于数字化应用中，其中将一根或几根纳米线连接成组以形成电路。

在又一个实施方案中，将在后栅极工艺中制造的垂直纳米线MOSFET用于RF应用或毫米波应用中，其中将一根或几根纳米线连接成组以形成电路。

在又一个实施方案中，将在后栅极工艺中制造的垂直纳米线MOSFET用于混合模式应用或存储器应用中，其中将一根或几根纳米线连接成组以形成电路。

本发明的另一个方面涉及采用后栅极工艺制造的垂直MOSFET的形成，其中同一样品上的MOSFET之间的栅长是不同的。

本发明的另一个方面涉及采用后栅极工艺制造的垂直隧穿场效应晶体管(FET)的形成，其中纳米线由轴向pn结组成，栅极对准该结以实现隧穿FET。

上述实施方案的特征可以以任意组合方式进行组合。

附图简要说明

本发明的其他目的、特征和优点将通过本发明的以下详细描述而理解，其中将参考附图以更详细地描述本发明的实施方案，其中：

图1是在后栅极工艺中制造的垂直MOSFET的示意图。

图2是垂直纳米线MOSFET的SEM显微照片。

图3是垂直纳米线MOSFET的所测量得到的输出特性。

图4是垂直纳米线MOSFET的所测量得到的传输特性。

具体实施方式