[发明专利]具有外围晶体管的外延半导体基座的三维存储器器件

说明书

提供了一种制造存储器器件的方法，所述方法包括在半导体基板之上形成绝缘体层和间隔体材料层的第一交替堆叠体，蚀刻所述第一交替堆叠体以暴露单晶半导体材料，在所述单晶半导体材料上形成第一外延半导体基座，使得所述第一外延半导体基座与所述单晶半导体材料外延对齐，通过所述第一交替堆叠体形成存储器堆叠结构的阵列，以及在所述第一外延半导体基座之上形成至少一个半导体器件。

技术领域

本公开总体涉及三维半导体器件的领域，更具体地，涉及包括外围器件的三维存储器器件及其制造方法。

背景技术

需要外围器件来控制三维存储器器件中的各种存储器元件的操作。随着三维存储器器件中的堆叠体的数量的增加，用于提供与外围器件的电接触的接触通孔结构的高度增加。接触通孔结构的高度上的这种增加使得难以为外围器件形成可靠的接触通孔结构。

发明内容

根据本公开的方面，一种制造存储器器件的方法包括在基板的单晶半导体表面之上形成绝缘体层和间隔体材料层的交替堆叠体，以及通过图案化所述交替堆叠体来形成阶梯式表面。所述单晶半导体表面在所述交替堆叠体的所有层被移除的区域中被暴露。所述方法还包括，在形成所述阶梯式表面之后，分别在所述半导体基板的半导体表面之上和所述阶梯式表面之上形成外延半导体基座和电介质材料部分。所述外延半导体基座与所述半导体基板的单晶半导体表面外延对齐。所述方法还包括通过所述交替堆叠体的剩余部分形成存储器堆叠结构的阵列，以及在所述外延半导体基座上形成至少一个半导体器件。

根据本公开的另一方面，一种存储器器件包括：位于半导体基板之上的导电层和绝缘体层的交替堆叠体；位于存储器开口内的存储器堆叠结构的阵列，所述存储器开口通过所述交替堆叠体延伸；叠盖所述交替堆叠体的阶梯式表面的电介质材料部分；具有基本上垂直的侧壁的外延半导体基座，所述外延半导体基座与所述半导体基板中的单晶基板半导体材料外延对齐；以及位于所述外延半导体基座的顶表面上的至少一个半导体器件。

根据本公开的又一方面，提供了一种制造存储器器件的方法。所述方法包括在半导体基板之上形成绝缘体层和间隔体材料层的第一交替堆叠体，蚀刻所述第一交替堆叠体以暴露单晶半导体材料，在所述单晶半导体材料上形成第一外延半导体基座，其中所述第一外延半导体基座与所述单晶半导体材料外延对齐，通过所述第一交替堆叠体形成存储器堆叠结构的阵列，在所述第一外延半导体基座上形成第二外延半导体基座，其中所述第一外延半导体基座和所述第二外延半导体基座彼此外延对齐，以及在所述第一外延半导体基座至少形成至少一个半导体器件。

根据本公开的又一方面，提供了一种存储器器件，其包括位于半导体基板之上的至少一个交替堆叠体，其中所述至少一个交替堆叠体中的每一个包括导电层和绝缘体层，所述导电层和所述绝缘体层沿着垂直于所述半导体基板的顶表面的方向交替，并且在接触区域中包括阶梯式表面；位于存储器开口内的存储器堆叠结构的阵列，所述存储器开口通过所述至少一个交替堆叠体的整体延伸；附加的绝缘层和间隔体材料层的至少一个附加的交替堆叠体，其中所述间隔体材料层与所述导电层的组分不同；位于所述至少一个附加的交替堆叠体中的至少一个外延半导体基座，其中所述至少一个外延半导体基座中的每一个与所述半导体基板的单晶基板半导体材料外延对齐；以及位于所述至少一个外延半导体基座上的至少一个半导体器件。

附图说明

图1是根据本公开的第一实施例的在基板之上形成交替层、绝缘帽层和平坦化停止层的堆叠体之后的第一示范性结构的垂直截面图。

图2是根据本公开的第一实施例的在形成阶梯式台阶之后的第一示范性结构的垂直截面图。

图3是根据本公开的第一实施例的在外围器件区域中形成外延半导体基座之后的第一示范性结构的垂直截面图。

图4是根据本公开的第一实施例的在沉积电介质填充材料层之后的第一示范性结构的垂直截面图。

图5是根据本公开的第一实施例的在形成电介质材料部分之后的第一示范性结构的垂直截面图。