[发明专利]使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构

说明书

一种形成三维存储器装置的方法，包含在基板之上形成绝缘材料层和第一牺牲材料层的下部堆叠体结构，穿过下部堆叠体结构形成第一存储器开口并用牺牲填充材料填充第一存储器开口，用第一导电层替换第一牺牲材料层，在替换第一牺牲材料层之后在下部堆叠体结构之上形成绝缘和第二牺牲材料层的上部堆叠体结构，在上覆于第一存储器开口的区域中穿过上部堆叠体结构形成第二存储器开口，用第二导电层替换第二牺牲材料层，从第二存储器开口下方的第一存储器开口移除牺牲填充材料，以在替换第二牺牲材料层之后形成堆叠体间存储器开口，以及在堆叠体间存储器开口内形成存储器堆叠体结构。

技术领域

本公开总体上涉及三维存储器装置的领域，并且特别地涉及包含多级存储器阵列的垂直堆叠体的三维存储器装置及其制造方法。

背景技术

T.Endoh等人发表于IEDM Proc.(2001)33-36的题为“Novel Ultra High DensityMemory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”的文章中公开了具有每单元一位(bit)的三维垂直NAND串。

发明内容

根据本公开的方面，单片三维存储器装置包括下部堆叠体结构、上部堆叠体结构以及多个存储器堆叠体结构，下部堆叠体结构包括第一交替堆叠体，所述第一交替堆叠体包含第一绝缘层和第一导电层且位于基板之上，上部堆叠体结构包括第二交替堆叠体，所述第二交替堆叠体包含第二绝缘层和第二导电层且位于下部堆叠体结构之上，并且多个存储器堆叠体结构延伸穿过下部堆叠体结构和上部堆叠体结构。存储器堆叠体结构中的每一个位于存储器开口中且包括与存储器开口的下部部分的侧壁接触的下部阻挡电介质，以及与存储器开口的上部部分的侧壁接触且不与下部阻挡电介质物理接触的上部阻挡电介质。存储器开口的下部部分的侧壁通过上部堆叠体结构的水平底部表面邻接于存储器开口的上部部分的侧壁。多个存储器堆叠体结构中的每一个包括存储器膜，存储器膜包含存储器材料层和隧穿电介质层，并且每个存储器材料层接触上部堆叠体结构的水平底部表面。

根据本公开的另一方面，形成三维存储器装置的方法包含，在基板之上形成绝缘层和第一牺牲材料层的下部堆叠体结构，穿过下部堆叠体结构形成第一存储器开口并用牺牲填充材料填充第一存储器开口，用第一导电层替换第一牺牲材料层，在替换第一牺牲材料层之后，在下部堆叠体结构之上形成绝缘层和第二牺牲材料层的上部堆叠体结构，在上覆于第一存储器开口的区域中穿过上部堆叠体结构形成第二存储器开口，用第二导电层替换第二牺牲材料层，在替换第二牺牲材料层之后，从第二存储器开口之下的第一存储器开口移除牺牲填充材料，以形成堆叠体间存储器开口，以及在堆叠体间存储器开口内形成存储器堆叠体结构。

附图说明

图1是根据本公开的实施例的在形成第一绝缘层和第一牺牲材料层的第一交替堆叠体之后的示例性结构的垂直截面图。

图2是根据本公开的实施例的在形成第一阶梯表面和第一反向阶梯电介质材料部分之后的示例性结构的垂直截面图。

图3A是根据本公开的实施例的在形成装置区中的第一存储器开口和接触区中的第一支撑开口之后的示例性结构的俯视图。

图3B是图3A的示例性结构沿着垂直平面B-B’的垂直截面图。

图4A是根据本公开的实施例的在每个第一存储器开口和每个第一支撑开口的底部处形成外延沟道部分之后的示例性结构的俯视图。

图4B是图4A的示例性结构沿着垂直平面B-B’的垂直截面图。

图5A是根据本公开的实施例的在形成下部阻挡电介质层之后的示例性结构的俯视图。

图5B是图5A的示例性结构沿着垂直平面B-B’的垂直截面图。

图6A是根据本公开的实施例的在沉积第一牺牲填充材料层之后的示例性结构的俯视图。