[发明专利]使用延迟电路的时钟门控

权利要求书

1.一种电子设备，其包括：

第一时钟门控电路CGC的第一锁存器，所述第一锁存器经配置以响应于时钟信号而产生第一信号；

所述第一CGC的延迟电路，所述延迟电路经配置以接收所述时钟信号并基于所述时钟信号和所述第一信号而产生第二信号；

所述第一CGC的输出电路，所述输出电路耦合到所述延迟电路和所述第一锁存器，所述输出电路经配置以基于所述时钟信号和所述第二信号而产生主时钟信号，其中所述主时钟信号的边缘基于与从时钟信号相关联的延迟特性而相对于所述时钟信号的边缘延迟；

主锁存器，其耦合到所述第一CGC且经配置以接收所述主时钟信号；和

从锁存器，其响应于所述主锁存器且经配置以接收所述从时钟信号。

2.根据权利要求1所述的电子设备，其进一步包括所述第一CGC的第二锁存器，其中所述第一锁存器和所述延迟电路形成第一门控子电路，且其中所述第二锁存器和所述输出电路形成第二时钟门控子电路。

3.根据权利要求1所述的电子设备，其中所述主时钟信号具有相对于所述时钟信号的下降边缘延迟的下降边缘。

4.根据权利要求1所述的电子设备，其中所述延迟电路包含“与”装置。

5.根据权利要求4所述的电子设备，其中所述“与”装置具有经配置以接收所述时钟信号的第一输入和响应于所述第一锁存器的第二输入。

6.根据权利要求4所述的电子设备，其中所述“与”装置包含“与非”NAND门和一或多个反相器，所述“与非”门和所述一或多个反相器经配置以用作具有与所述延迟电路相关联的延迟特性的“与”门。

7.根据权利要求1所述的电子设备，其进一步包括具有三输入OR3配置的“或”门。

8.根据权利要求7所述的电子设备，其中所述“或”门包含耦合到所述第一锁存器的第一输入，并进一步包含经配置以接收测试启用信号的第二输入。

9.根据权利要求1所述的电子设备，其中所述输出电路包含“或”门，所述“或”门具有经配置以接收所述时钟信号的第一输入、耦合到第二锁存器的第二输入和耦合到所述延迟电路的第三输入。

10.根据权利要求1所述的电子设备，其进一步包括：

触发器，其包括所述主锁存器和所述从锁存器；和

第二CGC，其耦合到所述从锁存器，所述第二CGC经配置以将所述从时钟信号提供给所述从锁存器。

11.一种操作时钟门控电路CGC的方法，所述方法包括：

在CGC处接收时钟信号；

通过所述CGC的第一锁存器产生第一信号；

响应于所述时钟信号和由所述第一锁存器产生的所述第一信号，使用所述CGC的延迟电路来产生主时钟信号，其中所述主时钟信号的边缘基于与从时钟信号相关联的延迟特性而相对于所述时钟信号的边缘延迟；

将所述主时钟信号提供给主锁存器；以及

将所述从时钟信号提供给从锁存器。

12.根据权利要求11所述的方法，其进一步包括响应于由所述第一锁存器产生的所述第一信号而通过所述CGC的逻辑门将门控信号提供给所述延迟电路。

13.根据权利要求12所述的方法，其进一步包括响应于所述时钟信号的所述边缘而将由所述延迟电路产生的第二信号从第一逻辑值转变成第二逻辑值。

14.根据权利要求13所述的方法，其中所述延迟特性对应于所述时钟信号的所述边缘与所述第二信号从所述第一逻辑值到所述第二逻辑值的所述转变之间的延迟间隔。