[发明专利]引脚区串扰减轻

说明书

提供了一种电路板，其包括顶部接地平面、底部接地平面和具有多个引脚的连接器的引脚区，所述多个引脚包括多个差分引脚对、一个或多个接地引脚和一个或多个边带引脚。所述边带引脚中的至少一个特定边带引脚在所述引脚区内被定位为与所述差分引脚对中的第一差分引脚对中的第一引脚相邻。在电路板上提供一个或多个接地过孔，其被定位为对应于所述特定边带引脚。

相关申请的交叉引用

本申请要求享有2015年8月13日提交的题为“PINFIELD CROSSTALK MITIGATION”的序列号No.62/204575的美国临时专利申请和2015年9月25日提交的题为“PINFIELDCROSSTALK MITIGATION”的序列号No.14/865220的美国实用新型(非临时)专利申请的权益，在此以引用的方式将这些申请中的每者的全文并入本文中。

技术领域

本公开涉及计算系统，并且具体而言(但并非排他地)涉及促进电子通信的连接。

背景技术

半导体处理和逻辑设计的进步已经容许增大集成电路装置上可以存在的逻辑的量。作为必然结果，计算机系统配置已经从系统中的单个或多个集成电路演进到个体集成电路上存在的多个内核、多个硬件线程和多个逻辑处理器，以及这样的处理器内集成的其它接口。处理器或集成电路典型地包括单个物理处理器管芯，其中该处理器管芯可以包括任意数量的内核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。

由于有更大能力在较小封装中适配更多处理能力，所以较小的计算装置已经更加普及。智能电话、平板计算机、超薄笔记本和其它用户设备已经呈指数方式增长。然而，这些较小的装置依赖于服务器进行数据存储和超过形状因子的复杂处理。因此，高性能计算市场(即，服务器空间)的需求也已经增大。例如，在现代服务器中，典型地不仅有具有多个内核的单个处理器，也有多个物理处理器(也称为多个插座)以提高计算能力。但随着处理能力与计算系统中的装置的数量一起增长，插座与其它装置之间的通信变得更加关键。

事实上，互连已经从主要应对电通信的更传统的多点总线成长为促进快速通信的充分发展的互连架构。此外，随着对未来高性能处理器的需求的增加，对能够支持由下一代处理器提供的对应的高数据率的互连架构的需求增长。

附图说明

图1示出了包括互连架构的计算系统的实施例。

图2示出了包括分层栈的互连架构的实施例。

图3示出了要在互连架构内产生或接收的请求或分组的实施例。

图4示出了用于互连架构的发送器和接收器对的实施例。

图5示出了包括一个或多个边带导体的示例性连接器接口的图示。

图6示出了包括一个或多个边带导体的示例性连接器的引脚区(pin field)的图示。

图7示出了曲线图，其示出示例性连接器中的引脚之间的串扰特性。

图8示出了包括一个或多个边带导体和一个或多个接地过孔的示例性连接器的改进的引脚区的图示。

图9示出了曲线图，其示出特定示例性连接器和特定连接器的改进版本中的引脚之间的串扰特性之间的差异。

图10示出了包括一个或多个边带导体的示例性连接器的引脚区的图示。

图11示出了包括一个或多个边带导体和一个或多个接地过孔的示例性连接器的改进的引脚区的图示。

图12示出了曲线图，其示出特定示例性连接器和特定连接器的改进版本中的引脚之间的串扰特性之间的差异。

图13示出了包括一个或多个边带导体和一个或多个接地过孔的示例性连接器的改进的引脚区的另一示例的图示。