[发明专利]具有集成的高K金属栅逻辑设备和不含金属的擦除栅的非易失性分离栅存储器单元及其制造方法

说明书

本发明提供了一种在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器单元的方法。所述方法包括在所述芯片的所述存储器区中形成源极区和漏极区、浮栅、控制栅和用于擦除栅和字线栅的多晶硅层。在所述存储区上方形成保护绝缘层，并且HKMG层和多晶硅层形成在所述芯片上、从所述存储区中移除并且在芯片的逻辑区中图案化以形成具有不同数量的下层绝缘的逻辑栅。

本申请要求2015年7月21日提交的美国临时申请No. 62/194,894的权益，该专利以引用方式并入本文。

技术领域

本发明涉及非易失性存储器设备。

背景技术

分离栅非易失性存储器设备在本领域中是众所周知的。例如，美国专利7,927,994公开了一种分离栅非易失性存储器单元。图1示出了在半导体基板12上形成的此类分离栅存储器单元的一个示例。源极区16和漏极区14在基板12中形成为扩散区，并在其间限定沟道区18。存储器单元包括四个导电栅：设置在沟道区18的第一部分和源极区16的一部分上方并与之绝缘的浮栅22，设置在浮栅22上方并与之绝缘的控制栅26，设置在源极区16上方并与之绝缘的擦除栅24以及设置在沟道区18的第二部分上方并与之绝缘的选择栅20。导电触点10可形成为电连接到漏极区14。

存储器单元以阵列布置，其中这些存储器单元的列被隔离区的列隔开。隔离区是基板的其中形成有绝缘材料的部分。逻辑（核心）设备和高压设备可与存储器阵列形成在同一芯片上，通常采用一些相同的处理步骤形成。制造存储器单元栅和高K金属材料（HKMG-金属层下方的高K介电层）的逻辑栅和高压栅也是已知的。但是，已发现用于擦除栅的高K金属材料的存在会在隧道氧化物上引入高密度阱而导致性能不佳。移除擦除栅金属并取代多晶硅可损坏下层隧道氧化物，并引起保持失效和性能不佳。

本发明是用于在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器设备的技术。

发明内容

一种形成存储器设备的方法，包括：

提供半导体基板，所述半导体基板具有存储器单元区、核心设备区和HV设备区；

在基板的存储器单元区中形成间隔开的源极区和漏极区，其中沟道区在其间延伸；

形成导电浮栅，该导电浮栅设置在沟道区的第一部分和源极区的一部分上方并与之绝缘；

形成导电控制栅，该导电控制栅设置在所述浮栅上方并与之绝缘；

在存储器单元区中形成第一导电层，该第一导电层至少在源极区和沟道区的第二部分上方延伸并与之绝缘；

形成第一绝缘层，该第一绝缘层在存储器单元区中的第一导电层、核心设备区中的基板的表面部分以及HV设备区中的基板的表面部分上方延伸；

从核心设备区中移除第一绝缘层；

形成HKMG层，该HKMG层在存储器单元区和HV设备区中的第一绝缘层上方以及在核心设备区中的基板的表面部分上方延伸，其中该HKMG层包括：

高K介电材料层，和

高K介电材料层上的金属材料层；

形成第二导电层，该第二导电层在存储器单元区、核心设备区和HV设备区中的HKMG层上方延伸；

从存储器单元区中移除HKMG层和第二导电层；

从存储器单元区中移除第一绝缘层；

移除第一导电层的部分，其中设置在源极区上方并与之绝缘的第一导电层的第一部分保留作为擦除栅，并且其中设置在沟道区的第二部分上方并与之绝缘的第一导电层的第二部分保留作为字线栅；并且