[发明专利]用于传输多个数据结构的设备和方法

权利要求书

1.一种用于将多个数据结构从存储器传输到存储在寄存器组中的一个或多个数据元素向量中的设备，包括：

第一接口电路，所述第一接口电路用于接收从存储器获取的数据结构，每个数据结构具有相关联的标识符并且包括N个数据元素；

多轴缓冲器电路，所述多轴缓冲器电路具有存储元件阵列，沿着第一轴线所述阵列被组织为N个集合的存储元件，每一集合包括许多VL个存储元件，并且沿着第二轴线所述阵列被组织为多组N个存储元件，每一组包括来自所述N个集合中的每一集合的存储元件；

访问控制电路，所述访问控制电路用于将接收到的数据结构的所述N个数据元素存储在依赖于所述相关联的标识符选择的所述组中的一个组中；

第二接口电路，所述第二接口电路响应于所需的数据结构已被存储在所述多轴缓冲器电路中的指示，而输出存储在多个集合的存储元件中的一个或多个集合中的所述数据元素作为一个或多个对应的数据元素向量以存储在寄存器组中，每个向量包括VL个数据元素；以及

分配电路，所述分配电路将所述数据结构的所述相关联的标识符分配给所述阵列内的相应组的存储元件，以供所述访问控制电路在确定将接收到的数据结构的所述N个数据元素存储到哪个组内时使用。

2.根据权利要求1所述的设备，其中，N是2或更大的整数。

3.根据权利要求1或2所述的设备，其中，所述所需的数据结构中的一个或多个所需的数据结构相对于所述所需的数据结构中的其他所需的数据结构被存储在存储器中的非连续地址处。

4.根据权利要求1或2所述的设备，其中，所述访问控制电路还被布置成用于在执行存储操作期间重复使用所述多轴缓冲器电路，以将来自所述寄存器组的N个数据元素向量存储到存储器中以作为每个数据结构包括N个数据元素的多个数据结构，所述访问控制电路使得所述多轴缓冲器被访问以将经由所述第二接口从所述寄存器组接收到的每个数据元素向量存储在沿着所述第一轴线的一个相关集合的存储元件中，并且使得从沿着所述第二轴线的一个或多个相关组的存储元件获取一个或多个数据结构，以经由所述第一接口电路输出到所述存储器。

5.根据权利要求4所述的设备，还包括断言存储装置，所述断言存储装置用于与沿着所述第二轴线的每一组的存储元件相关联地存储指示该相关组的存储元件是活动还是不活动的断言值，并且所述所需的数据结构是与活动组的存储元件相关联的那些数据结构。

6.根据权利要求5所述的设备，其中，所述第一接口电路被布置成用于抑制从所述存储器中获取与不活动组的存储元件相关的数据结构。

7.根据权利要求5所述的设备，其中，在所述存储操作期间所述第一接口电路被布置成用于抑制将与任何不活动组的存储元件相关的数据结构输出到所述存储器。

8.根据权利要求5所述的设备，其中，所述第二接口电路包括插入电路，所述插入电路用于当输出所述数据元素向量以存储在所述寄存器组中时，将预定数据值插入所述数据元素向量内与不活动组的存储元件相关联的每个数据元素位置中。

9.根据权利要求8所述的设备，其中，所述预定数据值是逻辑零值。

10.根据权利要求1或2所述的设备，其中，所述第一接口电路包括对准电路，所述对准电路用于将从所述存储器获取的数据结构的所述数据元素与内部总线格式对准。

11.根据权利要求10所述的设备，还包括与所述内部总线格式相关联的写入断言字段，用于识别所述内部总线上的哪些数据元素需要被存储在所述多轴缓冲器电路中。

12.根据权利要求5所述的设备，其中，所述分配电路还被布置成用于确定要存储在所述断言存储装置中的所述断言值。