[发明专利]静态随机存取存储器单元的存储单元布置及相关设计结构

权利要求书

1.一种静态随机存取存储器(SRAM)单元的存储单元布置，包括：

一个或多个SRAM单元组，

其中所述一个或多个SRAM单元组中的每一个包括两个或两个以上SRAM单元，所述SRAM单元通过至少一个公共局部位线连接到局部读放大器的输入，并且

其中所述局部读放大器的输出连接到共享全局位线，所述共享全局位线连接到预充电电路，所述预充电电路适于在读取数据之前利用可编程预充电电压对所述共享全局位线进行预充电，所述预充电电路包括限幅电路，所述限幅电路包括：

预充电调节器电路，所述预充电调节器电路连接到所述共享全局位线以利用所述可编程预充电电压预充电所述共享全局位线；和

评估和转换电路，连接到所述预充电调节器电路和所述共享全局位线，以补偿所述共享全局位线的泄漏电流而不改变所述全局位线的电压电平，

其中所述预充电调节器电路包括：

第一p型场效应晶体管p-FET，其源极连接到电源电压并且其漏极连接到预充电开关的第一端子，所述预充电开关的第二端子连接到所述共享全局位线；和

第一n型场效应晶体管n-FET，其源极与预充电开关的第一端连接，其中所述第一n-FET的漏极连接到第一p-FET的栅极和第一可编程电阻器的第一端子，所述第一可编程电阻器的第二端子连接到所述电源电压，

其中所述第一n-FET的栅极连接到参考电压(Vref)信号。

2.根据权利要求1所述的SRAM单元的存储单元布置，其中所述可编程预充电电压低于电源电压值的一半。

3.根据权利要求1所述的SRAM单元的存储单元布置，其中所述评估和转换电路包括：

第二n-FET，其源极连接到共享的全局位线并且其漏极连接到第二可编程电阻器的第一端子，所述第二可编程电阻器的第二端子连接到电源电压，

其中所述第二n-FET的栅极连接到所述Vref信号，以及

其中全局位线输出端子连接到所述第二n-FET的漏极。

4.根据权利要求1所述的SRAM单元的存储单元布置，其中所述Vref信号适于控制所述共享全局位线的预充电电平。

5.根据权利要求1所述的SRAM单元的存储单元布置，其中所述预充电调节器电路包括：

第二p-FET，其漏极连接到共享全局位线并且其源极连接到电源电压，其中，所述第二p-FET的栅极连接到第三p-FET的漏极，所述第三p-FET的源极连接到所述电源电压；

第四p-FET，其漏极连接到所述第二p-FET的栅极并且其源极连接到所述电源电压；以及

第三n-FET，其漏极连接到所述第二p-FET的栅极并且其源极连接到第四n-FET的漏极，所述第四n-FET的源极连接到所述共享全局位线，其中所述第四n-FET的栅极和所述第三p-FET的栅极一起连接到全局位线预充电线，其中所述第三n-FET的栅极连接到Vref信号，并且其中所述第四p-FET的栅极连接到p偏置电压(Vbias-p)信号。

6.根据权利要求5所述的SRAM单元的存储单元布置，其中第五n-FET的漏极连接到所述共享全局位线，其中所述第五n-FET的源极接地，并且其中所述第五n-FET的栅极连接到n偏置电压(Vbias-n)信号，适于使所述预充电调节器电路和所述评估和转换电路保持稳定工作状态。