[发明专利]用于预测晶片级缺陷可印性的设备及方法

说明书

本发明揭示用于鉴定光刻光罩合格性的方法及设备。使用光罩检验工具在不同成像配置处从校准光罩的图案区域中的每一者获取图像。基于从所述校准光罩的每一图案区域获取的图像恢复所述校准光罩的图案区域中的每一者的光罩近场。基于所述光罩近场使用所述校准光罩的恢复的光罩近场产生用于模拟晶片图像的光刻模型。接着，在不同成像配置处从测试光罩的所述图案区域中的每一者获取图像。接着，基于从所述测试光罩获取的图像恢复所述测试光罩的光罩近场。将所产生的模型施加到所述测试光罩的所述光罩近场以模拟多个测试晶片图像，且分析所述模拟的测试晶片图像以确定所述测试光罩是否将可能导致不稳定或缺陷晶片。

相关申请案的交叉参考

本申请案主张先前申请案(即，阿卜杜拉曼·瑟尼那(Abdurrahman Sezginer)等人在2015年5月1日申请的第14/702,336号美国申请案)的权利且为所述先前申请案的部份接续申请案，所述申请案主张2014年5月6日申请的第61/988,909号美国临时申请案及2014年9月23日申请的第62/054,185号美国临时申请案的优先权。这些申请案的全文出于所有目的以引用的方式并入本文中。

技术领域

本发明大体上涉及光罩检验的领域。更具体来说，本发明涉及图案合格性鉴定。

背景技术

一般来说，半导体制造的产业涉及用于使用分层及图案化到衬底上的半导体材料(例如硅)制作集成电路的高复杂性技术。由于半导体装置的大规模集成电路化及缩小尺寸，制作成的装置已变得对缺陷越来越敏感。即，引起装置中的故障的缺陷变得越来越小。所述装置在运送到终端用户或客户之前是无故障的。

通常从多个光罩制作集成电路。首先，电路设计者将描述特定集成电路(IC)设计的电路图案数据提供到光罩生产系统或光罩写入器。所述电路图案数据通常是采取制作成的IC装置的物理层的代表布局的形式。所述代表布局包含IC装置的每一物理层的代表层(例如，栅极氧化物、多晶硅、金属化等等)，其中每一代表层包括界定特定IC装置的层的图案化的多个多边形。光罩写入器使用电路图案数据来写入(例如，通常使用电子束写入器或激光扫描仪暴露光罩图案)随后将用于制作特定IC设计的多个光罩。

光罩或光掩模是含有至少透明及不透明区域及有时半透明及相移区域(其共同界定例如集成电路的电子装置中的共面特征的图案)的光学元件。在光刻期间使用光罩界定半导体晶片的指定区域以用于蚀刻、离子植入或其它制作过程。

在制作每一光罩或光罩的群组之后，每一新光罩通常有资格用于晶片制作中。举例来说，光罩图案需要无可印刷缺陷。因此，需要改进的光罩检验及合格性鉴定技术。

发明内容

下文呈现本文的简化概述以提供对本发明的某些实施例的基础了解。此概述不是本文的广泛概论且其不识别本发明的主要/关键要素或描绘本发明的范围。此概述的唯一目的是以简化形式呈现本文揭示的一些概念作为后文呈现的更详细描述的序言。

在一个实施例中，揭示一种用于鉴定光刻光罩合格性的方法。使用光学光罩检验工具在不同成像配置处从校准光罩的多个图案区域中的每一者获取图像。基于从校准光罩的每一图案区域获取的图像恢复校准光罩的图案区域中的每一者的光罩近场。基于光罩近场而使用校准光罩的恢复的光罩近场产生用于模拟晶片图像的光刻模型。还使用光学光罩检验工具在不同成像配置处从测试光罩的多个图案区域中的每一者获取图像。基于从所述测试光罩的每一图案区域获取的图像恢复测试光罩的图案区域中的每一者的光罩近场。接着，将所产生的模型施加到测试光罩的光罩近场以模拟测试晶片图像。接着，可分析模拟的测试晶片图像以确定测试光罩是否将可能导致不稳定或缺陷晶片。