[发明专利]使用避免转出表(PAT)预测计算机处理器中的存储器指令转出

说明书

优先权要求

本申请案主张2015年8月14日提交的标题为“使用避免转出表(PAT)预测计算机处理器中的存储器指令转出(PREDICTING MEMORY INSTRUCTION PUNTS IN A COMPUTER PROCESSOR USING A PUNT AVOIDANCE TABLE(PAT))”的第62/205,400号美国临时专利申请案的优先权，所述申请案的内容通过引用以其全文并入本文中。

本申请案还主张2015年9月24日提交的标题为“使用避免转出表(PAT)预测计算机处理器中的存储器指令转出(PREDICTING MEMORY INSTRUCTION PUNTS IN A COMPUTER PROCESSOR USING A PUNT AVOIDANCE TABLE(PAT))”的第14/863,612号美国专利申请案的优先权，所述申请案的内容通过引用以其全文并入本文中。

技术领域

本发明的技术大体上涉及处理无序(OOO)计算机处理器中的存储器指令，且具体来说，涉及避免由于冲突而重新提取及重新执行指令。

背景技术

无序(OOO)处理器是能够不管计算机程序中的指令的出现次序如何，按由每个指令的输入操作数的可用性确定的次序执行计算机程序指令的计算机处理器。通过无序地执行指令，OOO处理器可能够完全利用原本会在OOO处理器等待数据访问操作完成时浪费的处理器时钟循环。举例来说，当检索输入数据以便获得较早程序指令时，OOO处理器可继续执行能够立即执行的最近提取的指令，而不是不得不“故意拖延”(即，有意引入处理延迟)。以此方式，处理器时钟循环可由OOO处理器更高效地利用，从而导致每处理器时钟循环OOO处理器能够处理的指令的数目增加。

然而，存储器指令的无序执行可导致“转出”的发生。转出是由于检测到的冲突必须重新提取及重新执行一或多个存储器指令的情形。举例来说，转出可由写后读(RAW)冲突、读后读(RAR)冲突，及/或资源限制冲突(例如，作为非限制性实例，缺少可用的加载队列条目或存储队列条目)的发生而引起。存储器指令的重新提取及重新执行可降低处理器性能并产生更大功率消耗。

发明内容

在详细描述中所公开的方面包含使用避免转出表(PAT)预测计算机处理器中的存储器指令转出。就此而言，在一个方面中，计算机处理器中的指令处理电路访问用于预测及抢占存储器指令转出的PAT。如本文所使用的“转出”是指响应于由存储器指令的无序执行产生的冲突条件，重新提取及重新执行计算机处理器中的存储器指令及一或多个较早存储器指令的过程。PAT含有一或多个条目，每个条目包括先前无序执行及引起存储器指令转出的存储器指令的地址。在计算机程序的执行期间，指令处理电路检测指令流中的存储器指令，及确定PAT是否含有具有对应于所述存储器指令的地址的条目。如果PAT含有具有对应于存储器指令的地址的条目，则指令处理电路可通过防止检测到的存储器指令在比检测到的存储器指令早的至少一个待决存储器指令之前生效来抢占转出。作为非限制性实例，指令处理电路在一些方面中可执行比检测到的存储器指令早的至少一个待决存储器指令的有序分派，或可防止在完成比检测到的存储器指令早的至少一个待决存储器指令之前，检测到的存储器指令提前返回数据。以此方式，指令处理电路可减少存储器指令转出的发生，因此提供改进的处理器性能。

此外，在指令处理电路所遇到的冲突是写后读(RAW)冲突的一些示例性方面中，指令处理电路可防止检测到的存储器指令在比检测到的存储器指令早的任何待决存储器存储指令之前生效。作为另一示例性方面，当指令处理电路所遇到的冲突是读后读(RAR)冲突时，指令处理电路可防止检测到的存储器指令在比检测到的存储器指令早的任何待决存储器加载指令之前生效。对于冲突是资源限制冲突的方面，指令处理电路可防止检测到的存储器指令在比检测到的存储器指令早的任何待决存储器指令之前生效。

在另一方面中，提供一种在OOO计算机处理器中的指令处理电路。指令处理电路以通信方式耦合到执行管线的前端电路，并且包括提供多个条目的PAT。指令处理电路经配置以响应于确定检测到的存储器指令的地址存在于PAT的多个条目中的条目中，防止检测到的存储器指令在比检测到的存储器指令早的至少一个待决存储器指令之前生效以抢占存储器指令转出。