[发明专利]具有不同尺寸的开孔的焊盘有效
申请号: | 201680046299.1 | 申请日: | 2016-07-26 |
公开(公告)号: | CN107924876B | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | V·万卡他德莱 | 申请(专利权)人: | 美国亚德诺半导体公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/31 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 美国马*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 不同 尺寸 | ||
集成电路设置具有暴露所述多个焊盘的多个不同尺寸的钝化层,以用于粘合。焊盘的尺寸以至少部分地补偿由于焊盘的不对称分布而导致的粘合(例如倒装芯片热压粘合)期间的应力的方式而变化。
技术领域
本公开一般涉及将集成电路晶片与对称分布的焊盘电连接。
背景技术
半导体封装包括形成到集成电路(IC)中的焊盘的电连接。典型地,焊盘形成在IC的金属化层中,并被钝化层覆盖,通过该钝化层形成开孔以露出焊盘,从而允许与较大系统的电连接进行结合。连接可以例如通过引线粘合到远离封装基板的焊盘上,或者通过使用焊盘倒装芯片连接直接在封装基板(例如PCB)的接触焊盘上面朝下来进行。引线粘合涉及将热量、应力和/或超声波能量分别施加到其相应焊盘上的每个引线粘合。倒装芯片粘合包括将焊球、金凸块、铜柱或等效的导电突起施加到焊盘上,将封装基板(例如,PCB、陶瓷、柔性等)的接触焊盘上的IC反转,用一个平台(也称为粘合头)压合,在整个IC上施加应力。
如果焊盘是不对称分布的,则粘合过程会产生不平衡的应力,从而可能导致IC损坏和/或改变IC的电气性能。因此,需要一种用于避免在粘合期间对IC施加这种应力的方法和装置。
发明内容
在一个方面,公开包括多个焊盘的集成电路晶片。集成电路晶片可包括具有暴露所述多个焊盘的多个不同尺寸的开孔的晶片钝化层。在另一方面,公开包括半导体晶片的封装芯片。封装基板可电连接晶片。晶片可包括具有多个不同尺寸的开孔的晶片钝化层。
在另一方面,公开封装集成电路晶片的方法。该方法可包括提供具有多个焊盘的晶片。该方法可包括在晶片上形成钝化层。该方法可包括在钝化层中产生多个不同尺寸的开孔,以暴露对应的多个焊盘。
在本说明书中描述的主题的一个或多个实现的细节在附图和下面的描述中阐述。从描述、附图和权利要求、其他特征、方面和优点将变得显而易见。请注意,下图中的相对尺寸可能不是按比例绘制的。
附图说明
现在将参考以示例而非限制的方式提供的以下附图来描述实施例。
图1是具有对称分布的焊盘的集成电路的示意性平面图。
图2是图1中所示的集成电路中的焊盘的示意性剖视图。
图3是具有对称分布的焊盘的集成电路的示意性平面图。
图4A和4B是具有暴露对称分布的焊盘的不同尺寸的开孔的钝化层的晶片的示意性平面图。
图5是具有不同尺寸的开孔的晶片的示意性横截面,例如图4A和4B中所示的晶片,包括可压缩层以促进热压粘合。
图6是图4A和4B中一组焊盘的示意性横截面,由第一尺寸的开孔暴露。
图7是图4A和4B中另一组焊盘的示意性横截面,由第二尺寸的开孔暴露。
图8是图4A和4B第三组焊盘的示意性横截面,由第三尺寸的开孔暴露。
图9是图4A和4B第三组焊盘的示意性横截面,由第四尺寸的开孔暴露。
图10是根据一个实施方案描述制造具有多个不同尺寸的焊盘开孔的集成电路晶片的方法的流程图。
图11是根据一个实施方案含有处理器芯片和对称分布的焊盘的成像系统的示意性平面图。
图12是依照实施方案传感器模块阵列的一部分的三维示意性透视图。
图13是根据一个实施方案图12中所示的传感器模块阵列中所示的传感器模块之一的示意性透视剖视图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680046299.1/2.html,转载请声明来源钻瓜专利网。