[发明专利]制造碳化硅功率半导体器件的边缘终端的方法和碳化硅功率半导体器件

说明书

提供用于制造用于具有中心区域（10）和边缘区域（12）的碳化硅功率半导体器件的边缘终端结构的方法。执行以下的制造步骤：a）提供n掺杂碳化硅衬底（1）；b）使碳化硅n‑掺杂漂移层（2）在衬底上外延地生长，碳化硅n‑掺杂漂移层（2）具有比衬底（1）更低的掺杂浓度；c）通过将第二离子一直注入至最大终端层深度（32），且在第一主侧（14）上退火来创建至少一个p掺杂终端层（3）；d）形成具有深度范围（44）的掺杂还原层（4），所述掺杂还原层（4）包含至少一个掺杂还原区域（46），其中，掺杂还原层（4）的掺杂浓度最小值（40）的深度比最大终端层深度（32）更大，其中，对于每个掺杂还原区域（46）的创建：以注入能量将第一离子注入在漂移层（2）中至少在边缘区域（12）中，其中，第一离子和至少一种注入能量被选择，使得掺杂还原层深度范围（44）小于10µm；e）使掺杂还原层（4）退火，其中，执行步骤d）和步骤e），使得在掺杂还原层（4）中，降低漂移层（2）的掺杂浓度。

技术领域

本发明涉及功率电子器件的领域，且更特别地涉及用于制造用于碳化硅功率半导体器件的边缘终端结构的方法，涉及用来制造具有这样的边缘终端结构的碳化硅功率半导体器件的方法，且涉及碳化硅功率半导体器件本身。

背景技术

常规的碳化硅(SiC)肖特基二极管包含n-型SiC衬底，在n-型SiC衬底上，n-掺杂漂移层被外延地生长。该漂移层通过肖特基接触部来接触。环绕肖特基接触部，可以布置p掺杂结终端扩展(JTE)层，以便降低肖特基接触部的边缘上的电场峰，并且，平滑地降低朝向二极管的边缘的电场。除了JTE层之外，同中心的浮置p掺杂保护环还可以围绕JTE 层，以避免终端区域中的肖特基二极管的表面上的高场峰。

在WO 2009/108268 A1中，描述了现有技术的碳化硅肖特基二极管，其具有边缘终端结构，该边缘终端结构具有多个间隔开的同中心的浮置保护环，其被p掺杂。保护环中的每个都包含重掺杂部分和轻掺杂部分。这样的二极管需要多离子注入，以用于形成更高掺杂部分和更低掺杂部分。必须应用不同的掩模，且通常使用不同的离子来创建不同的掺杂浓度，且优选地还创建不同的扩散深度。这使得制造昂贵。同时，它提高对光刻处理步骤的对准精度和再现性的需求，和/或它降低成品率。由于生产中的重掺杂p-区域和轻掺杂p-区域的未对准，阻断电压的增强可能不如通过器件模拟而预测的那般高。

2013年材料科学论坛的第740-742卷第661-664页的“Radiation DefectsProduced in 4H- SiC Epilayers by Alpha-Particle Irradiation”涉及用于通过以550keV的质子的单次照射而创建的二极管的n-掺杂4H-SiC外延层中更低掺杂层的创建的现有技术的方法。

US 2014/374774 A1描述了用于在(n-)掺杂漂移层与(n+)掺杂层之间创建(n--)低掺杂层的方法。通过外延生长而创建所有的层。掺杂还原层与采取p保护环形式的p掺杂终端层重叠，即，掺杂还原层比保护环浅。

发明内容

本发明的目的是要提供用于制造用于功率碳化硅半导体器件的边缘终端的方法，其易于制造且高效地防止或至少降低终端区域中的任何电场峰，从而改进器件的击穿性质。

通过根据本公开的用于制造用于功率碳化硅半导体器件的边缘终端的方法、根据本公开的用于制造包含这样的边缘终端结构的碳化硅功率半导体器件的方法以及根据本公开的包含这样的边缘终端结构的碳化硅功率半导体器件而实现该目的。

由于(n-)掺杂还原层中的漂移层的掺杂浓度的降低，能够在边缘区域中降低电场峰，且因此，还可以使朝向器件边缘的电场分布平滑。由于掺杂还原层中的低掺杂浓度，高电场未扩展至终端(边缘)区域中的器件的表面。通过这样的掺杂还原层，可以增大器件的击穿电压，且降低起因于结终端处的碰撞电离的反向电流。更低的泄漏电流又使器件能够以增强的阻断稳定性操作。能够与用于降低边缘区域中的电场的已知的终端部件(例如，p掺杂保护环、结终端扩展部或浮置金属环(也被称为场板)，不排除其他已知的部件)组合而实现掺杂还原层。