[发明专利]具有改进的栅极至源极电压调节的可配置高侧NMOS栅极控制的方法与装置

说明书

技术领域

本申请总体涉及用于控制栅极电压的电子电路，并且更具体地涉及具有改进的调节、精确性和效率的可配置n沟道MOSFET栅极驱动器控制。

背景技术

N沟道增强型金属氧化物半导体场效应晶体管(n沟道MOSFET)由于它们的低导通电阻和紧凑的尺寸而广泛使用于负载开关应用中。当n沟道MOSFET(NFET)位于电压供电端子和负载之间时，它被称为“高侧”驱动器。在该配置中，NFET的源极电压取决于负载电阻和负载电流。为了接通NFET，NFET的栅极电压必须具有足够高的电压，使得从栅极到源极的电压(Vgs)大于NFET的阈值电压(Vt)。

发明内容

在所描述的示例中，晶体管具有：被耦合在供电电压和输出端子的源极和漏极；以及栅极端子。电荷泵具有：耦合到栅极端子的输出节点；以及时钟输出端。振荡器被耦合以产生时钟信号。时钟使能电路被耦合用于：接收时钟信号；以及响应于使能信号，选择性地输出时钟信号到时钟输入端。比较器被耦合以响应于参考电流和经过串联电阻器的电流之间的比较，输出使能信号。串联电阻器被耦合到栅极端子。

附图说明

图1是带隙栅极电压钳位的电路图。

图2是栅极电压调节电路的电路图。

图3是耦合到功率FET的示例实施例的可配置栅极控制电路的电路图。

图4是耦合到背对背(back-to-back)功率FET的示例实施例的可配置栅极控制电路的电路图。

图5是示出图4的电路的栅极电压和电荷泵使能信号的波形的时序图。

图6A-图6C是示出图4的栅极控制电路的仿真结果的曲线图。

图7是一种方法实施例的流程图。

具体实施方式

除非另外指出，否则不同附图中的对应数字和符号通常指对应部分。附图不一定按比例绘制。

术语“耦合”可以包含与中间元件建立的连接，并且在被“耦合”的任何元件之间可以存在附加元件和各种连接。

为了确保具有足够的电流驱动的足够的电压针对配置为高侧驱动器的NFET总是可用的，栅极驱动器电路可以使用电荷泵以提供必要的栅极至源极电压(V_GS)。取决于NFET特性，可能需要额外的电路以限制V_GS以防止栅极结构的过电压损坏。V_GS值在2V至10V范围内是合适的，这取决于NFET供应商和应用。当高侧驱动器电路有效并且向负载输送功率时，严格调节V_GS以维持NFET刚好在“导通”工作区域内将减少电流消耗并且使可靠性最大化。

用于功率FET栅极驱动器的一个解决方案是使用雪崩二极管或齐纳二极管(Zener diode)以将栅极至源极电压钳位。齐纳二极管解决方案是具有几个设计折衷(tradeoff)。在具体半导体工艺中齐纳二极管的最小击穿电压(Vz)是相对高的电压。尽管一些分立的齐纳二极管可能具有从几伏特开始的最小Vz，但目前用于制造集成电路的大多数半导体工艺不提供小于约6伏特的Vz。该最小Vz电压限制了齐纳二极管作为功率FET的栅极电压钳位的使用。在该方法中另一个折衷是功耗。当将栅极电压调节到最小电压Vz处时，齐纳二极管也需要最小的齐纳电流。当功率FET导通并且通过电荷泵供应栅极电压时，消耗最小的齐纳电流。必须增加电荷泵尺寸以提供最小齐纳电流。工艺变化和温度稳定性是向齐纳二极管解决方案增加变化性的其它特性。

在另一个解决方案中，带隙电路可以被布置为将功率FET的栅极电压V_GS钳位到预定的电平。图1是带隙钳位电路100的电路图。带隙钳位电路100具有与一串BIT(标记“BIT 1”至“BIT N”)串联耦合的限流电阻器R_L。每个BIT是以二极管配置布置的双极型晶体管(bipolar transistor)。链中的每个BIT提供1V左右的基极至发射极压降(V_BE)。驱动电流源I_D驱动该带隙钳位。电荷泵(为了清楚起见未示出)向高侧n沟道MOSFET(NFET)120的栅极供应电流。NFET 120具有耦合到漏极端子的供电电压V_IN和耦合到源极端子处的输出电压V_OUT。施加到NFET 120的经钳位的栅极至源极电压V_GS由等式(1)表示：

V_GS＝I_D*R_L+m*V_BE (1)