[发明专利]使用缓冲器和存储器的数据重排序

权利要求书

1.一种被配置为将从数据流接收的数据重排序为毗连排序的装置，所述数据被根据第一排序排列，所述装置包括图像传感器和重排序单元，所述重排序单元包括：

多个输入缓冲器，包括第一输入缓冲器和第二输入缓冲器，所述输入缓冲器中的每一个被配置为以先进先出的次序输出由各个输入缓冲器存储的数据；以及

存储器；以及

其中所述重排序单元被配置为：

将所述接收的数据的第一部分存储在所述第一输入缓冲器中，所述第一部分包括第一多个数据单元，

将所述接收的数据的第二部分存储在所述第二输入缓冲器中，所述第二部分包括第二多个数据单元，以及

将由所述第一输入缓冲器输出的第一部分的第一数据单元和由所述第二输入缓冲器输出的第二部分的第二数据单元存储在所述存储器中的第一地址位置处；

其中所述图像传感器被配置为以非毗连次序将所述接收的数据生成为一系列像素，并且其中所述数据单元中的每个数据单元对应于所述一系列像素中的一个像素。

2.如权利要求1所述的装置，其特征在于，进一步包括：

多个输出缓冲器，所述输出缓冲器中的每一个被配置为以相应的先进先出次序输出由相应的输出缓冲器存储的数据；以及

其中所述重排序单元被进一步配置为将从所述存储器输出的所述第一数据单元和所述第二数据单元存储在所述输出缓冲器中的第一输出缓冲器中，由此产生经重排序的数据。

3.如权利要求1所述的装置，其特征在于，所述重排序单元被进一步配置为：

将所述第一部分的第三数据单元和所述第二部分的第四数据单元存储在所述存储器中的第二地址位置处；以及

将所述第三数据单元和所述第四数据单元存储在所述输出缓冲器中的第二输出缓冲器中。

4.如权利要求1所述的装置，其特征在于，所述缓冲器中的每个缓冲器是使用电路实现的FIFO缓冲器，所述电路包括以下中的至少一个或多个：一系列链锁存器、一系列链接触发器、或静态只读内存(SRAM)。

5.如权利要求1所述的装置，其特征在于，所述缓冲器中的每一个缓冲器被实现为以下中的至少一个或多个：移位寄存器、专用读取/写入FIFO缓冲器、或并行读取/写入FIFO缓冲器，并且其中所述缓冲器中的每个缓冲器是同步FIFO缓冲器或异步FIFO缓冲器。

6.如权利要求1所述的装置，其特征在于，所述重排序单元可操作以被重配置为将以不同于所述第一排序的第二排序接收的数据重排序为毗连排序。

7.一种被配置为将非毗连像素数据重排序为毗连排序的装置，所述装置包括：

多个先进先出FIFO输入缓冲器；

耦合到所述FIFO输入缓冲器的传感器，所述传感器被配置为产生所述非毗连像素数据；

重排序单元，所述重排序单元被配置为通过将所述像素数据的相应部分存储在所述FIFO输入缓冲器中的每个FIFO输入缓冲器中并选择由所述FIFO输入缓冲器中的每个FIFO输入缓冲器同时输出的相应像素来将所述非毗连像素数据重排序为毗连像素流。

8.如权利要求7所述的装置，其特征在于，进一步包括：

可寻址存储器；以及

多个FIFO输出缓冲器，其中被同时输出的所选像素集合中的每个像素被存储为存储器中的一个字，并且其中使用所述多个FIFO输出缓冲器从所述重排序单元输出存储在所述存储器中的像素的字。

9.如权利要求7所述的装置，其特征在于，所述非毗连像素数据根据基于奇数个项的复杂序列来排序，所述序列的项被递增偶数。

10.如权利要求7所述的装置，其特征在于，所述重排序单元包括用于将接收的像素数据重排序为所述毗连像素流的重排序装置。