[发明专利]具有二维分布的场效应晶体管单元的场效应晶体管

说明书

技术领域

本公开总体上涉及场效应晶体管(FET)，尤其涉及用于这些FET的改进布局。

背景技术

如在本领域中已知的，具有多个FET单元的线性阵列的场效应晶体管(FET)被用于许多场合。每一个FET单元具有源极、漏极以及位于源极和漏极之间的栅极，栅极用于控制载流子沿着源极和漏极之间的沟道的流动。还应该理解到，在任何电路应用中，源极和漏极可以颠倒；在任一电路应用中，栅极控制载流子在源极和漏极之间的流动。

又如在本领域中已知的，在一些FET中，栅极是互连至位于衬底的顶部表面上的共用栅极触点的平行指状栅极。类似地，各个漏极被连接至共用漏极触点电极，源极通过跨越栅极指状部并且或者跨越漏极或者跨越源极的空气桥连接至共用源极触点，其中空气桥在它们的端部处通过导电过孔连接至位于衬底的底部表面上的共用漏极或源极触点(未示出)，导电过孔在空气桥的端部和底部表面上的触点之间竖直穿过衬底。图1示出了具有跨越漏极的空气桥的一个这种FET。如图2A所示，许多这种FET单元通常在功率放大型单片微波集成电路(MMIC)的输出级中呈线性阵列地堆叠在一起。这些FET单元的线性堆叠决定了MMIC的线性L尺寸大小。

发明内容

根据本公开，提供了一种场效应晶体管(FET)，所述场效应晶体管具有：多个FET单元，所述多个FET单元具有被布置在衬底的表面上的多个源极焊盘、多个漏极焊盘以及多个栅电极；所述FET单元中的每一个FET单元具有所述栅电极的其中一个相应的栅电极，所述相应的栅电极被布置在所述源极焊盘的其中一个源极焊盘与所述漏极焊盘的其中一个漏极焊盘之间；被连接至所述FET单元中的每一个FET单元的栅电极的栅极触点；被连接至所述FET单元中的每一个FET单元的漏极焊盘的漏极触点；被连接至所述FET单元中的每一个FET单元的源极焊盘的源极触点。所述(多个)FET单元在表面上呈二维阵列布置。

本发明人已经认识到：FET单元的线性布置会产生散热的“群聚(bunching)”，并且会在FET中产生高的沟道温度。本发明人通过将这些单元呈二维阵列地布置来解决这个问题。

在一个实施例中，FET单元呈U形排列布置。

在一个实施例中，所述单元中的一部分沿着一条线布置，并且所述单元中的另一部分沿着相交线布置。

在一个实施例中，提供了一种场效应晶体管(FET)，所述场效应晶体管具有：多个指状栅电极，所述多个指状栅电极被电互连至沿着共用栅极触点的边缘相继排布的点，所述指状栅电极中的第一部分沿着竖直方向延伸，并且所述指状栅电极中的第二部分沿着与所述竖直方向相交的方向延伸。

在一个实施例中，与所述竖直方向相交的所述方向是水平方向。

在一个实施例中，所述多个指状栅电极中的第三部分；所述第一部分和所述第二部分被连接至所述共用栅极触点的相对边缘。

在一个实施例中，所述多个指状栅电极中的第三部分被电互连至沿着所述共用栅极触点相继排布的点，并且沿着所述竖直方向延伸；所述第一部分被连接至沿着所述共用栅极触点的所述边缘的一部分的点，并且所述第二部分被连接至沿着所述共用栅极触点的所述边缘的相对部分的点。

通过这种布置，FET的FET单元被布置成三个区段，其中FET栅极被竖直地、例如沿着竖直或y维地排列成两个区段，并且水平地排列成一个区段。通过形成这三个区段，所产生的热量具有更大的非共用表面区域(unshared surface area)以便在其上扩散并由此消散。这种布局优化了栅极和漏极指状部的相位匹配，使得功率和效率最大化。为了使功率最大化，通常需要使每个FET单元的从增益输入到漏极输出的插入相位在10度以内。无需额外的直流电流而使功率最大化，由此也提高了效率。通过减小源极电感来使增益最大化。总的源极电感由接地的过孔以及位于衬底顶部的互连金属限定。在传统的空气桥中，位于空气桥两端的竖直导电过孔仅提供两个过孔，在此，例如在U形的实施例中，存在四个过孔，它们极大地减小了FET的整体源极电感。此外，由于这种布局允许较小的竖直尺寸以及较小的整体半导体材料，由此降低了MMIC的成本。对水平和竖直延伸的栅极的组合的使用提供了一种具有三个分立区段的FET，这三个分立区段被连接以降低源极电感。

在附图和以下的描述中阐述了本公开的一个或多个实施例的细节。根据描述和附图以及根据权利要求，本公开的其它特征、目的和优点将是显而易见的。

附图说明

图1是根据现有技术的场效应晶体管(FET)的俯视图；