[发明专利]包括静电放电（ESD）保护的集成电路（IC）封装

权利要求书

1.一种集成电路(IC)封装，包括：

管芯；

耦合到所述管芯的封装基板；以及

耦合到所述封装基板的第一静电放电(ESD)保护组件，其中所述第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。

2.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件被嵌入在所述封装基板中。

3.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯包括被配置成提供管芯级静电放电(ESD)保护的内部静电放电(ESD)保护组件。

4.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供累积静电放电(ESD)保护。

5.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供容错静电放电(ESD)保护。

6.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电压下操作，并且所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电压的电源时操作。

7.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电流处操作，并且其中所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电流的电源的情况下操作。

8.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括多个二极管。

9.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的至少一些二极管被配置成共享功率信号。

10.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的的至少一些二极管被配置成共享接地参考信号。

11.根据权利要求8所述的集成电路(IC)封装，其特征在于，所述管芯包括多个输入/输出(I/O)端子，其中每个输入/输出(I/O)端子被耦合到来自所述多个二极管的至少一个二级管。

12.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括：

第一P+层；

耦合到所述第一P+层的第一互连；

第一N+层；

第二P+层；

耦合到所述第一N+层和所述第二P+层的第二互连；

第二N+层；以及

耦合到所述第二N+层的第三互连。

13.根据权利要求12所述的集成电路(IC)封装，其特征在于，所述第一互连被配置成为接地参考信号(Vss)提供第一电路径，所述第二互连被配置成为输入/输出(I/O)信号提供第二电路径，并且所述第三互连被配置成为功率信号(Vdd)提供第三电路径。

14.根据权利要求12所述的集成电路(IC)封装，其特征在于，进一步包括介电层。

15.根据权利要求12所述的集成电路(IC)封装，其特征在于，进一步包括：

至少部分地包封所述第一P+层的第二P-层；

至少部分地包封所述第二P-层和所述第一N+层的第一N-层；

至少部分地包封所述第二N+层的第二N-层；以及

至少部分地包封所述第一N-层、所述第二P+层和所述第二N-层的第一P-层。

16.根据权利要求15所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括：

包括所述第二P-层和所述第一N-层的第一二极管；以及

包括所述第二N-层和所述第一P-层的第二二极管。