[发明专利]低等待时间节点间通信有效
申请号: | 201680049862.0 | 申请日: | 2016-09-06 |
公开(公告)号: | CN107924343B | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | D.达斯沙尔马;M.珍;J.墨菲 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/54 | 分类号: | G06F9/54;G06F13/24;G06F13/42 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 姜冰;杨美灵 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 等待时间 节点 通信 | ||
1.一种用于处理器节点的系统,包括:
多个处理器节点,包括第一处理器节点和第二处理器节点;
至少一个存储组件,所述至少一个存储组件包括:
用于每个处理器节点的消息区域;以及
用于每个处理器节点的邮箱;以及
控制器,具有处理器节点接口和存储组件接口,
其中控制器可操作以接收从所述第一处理器节点寻址到所述第二处理器节点的消息,将所述消息中继到指派给所述第一处理器节点的消息区域,更新指派给所述第二处理器节点的邮箱,以及向所述第二处理器节点发送指引所述第二处理器节点读所述消息的指示。
2.如权利要求1所述的系统,还包括附连于本地存储器的汇集系统管理引擎PSME。
3.如权利要求2所述的系统,还包括耦合于所述PSME的高级可编程中断控制器(APIC)。
4.如权利要求1所述的系统,其中发送到所述第二处理器节点的所述指示是中断。
5.如权利要求1所述的系统,其中所述存储组件包括至少一个存储器组件。
6.如权利要求1所述的系统,其中所述处理器节点接口包括收发器、传送器和接收器、或交换机。
7.如权利要求1所述的系统,还包括附连于所述多个处理器节点中的至少一个处理器节点的本地存储器。
8.如权利要求1所述的系统,其中所述至少一个存储组件包括全局共享的存储器或存储装置、仅由所述多个处理器节点的子集可共享的分配的存储器、以及被指定以供单个处理器节点使用的私用存储器或存储装置。
9.如权利要求1所述的系统,还包括用于将所述多个处理器节点耦合于所述控制器的多个处理器-节点侧通信链路。
10.如权利要求9所述的系统,其中所述多个处理器-节点侧通信链路支持外围设备组件互连协议。
11.如权利要求1所述的系统,还包括用于将所述控制器耦合于所述至少一个存储装置的多个汇集侧通信链路。
12.一种控制器,包括:
处理器-节点通信接口和存储装置-组件通信接口,
内部逻辑,能够接收从第一处理器节点寻址到第二处理器节点的消息,将所述消息中继到指派给所述第一处理器节点的消息区域,更新指派给所述第二处理器节点的邮箱,以及向所述第二处理器节点发送指引所述第二处理器节点读所述消息的指示。
13.如权利要求12所述的控制器,还包括内部逻辑,其能够将所述消息或所述指示转化成不同类型的过程逻辑。
14.如权利要求12所述的控制器,还包括耦合于每个处理器-节点通信接口的通信端点。
15.如权利要求12所述的控制器,其中所述第一处理器节点被附连于本地节点存储器;并且其中所述控制器被耦合以读或写所述本地节点存储器。
16.一种包含代码的非暂态机器可读信息存储介质,所述代码在被运行时促使机器执行动作,所述动作包括:
由第一处理器节点将消息写到第一地址空间;
响应于所述第一地址空间中的所述写而更新第二地址空间;
响应于所述第二地址空间由第二处理器节点所更新而读所述消息,以及
其中所述消息包括存储器逻辑或电逻辑。
17.如权利要求16所述的非暂态机器可读信息存储介质,其中所述第二处理器节点响应于由所述第一处理器节点所发送的中断而读所述消息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680049862.0/1.html,转载请声明来源钻瓜专利网。