[发明专利]用于多相时钟数据恢复电路校准的方法和装置

权利要求书

1.一种用于数据通信的方法，包括：

将第一时钟恢复电路配置成提供时钟信号，所述时钟信号具有第一频率并包括针对在3线3相接口上传送的每个码元的单个脉冲；以及

通过以下来校准所述第一时钟恢复电路：

增量地增加由所述第一时钟恢复电路的延迟元件提供的延迟时段，直到由所述第一时钟恢复电路提供的所述时钟信号具有小于所述第一频率的频率；以及

当所述第一时钟恢复电路具有小于所述第一频率的频率时，增量地降低由所述第一时钟恢复电路的所述延迟元件提供的所述延迟时段，直到由所述第一时钟恢复电路提供的所述时钟信号具有与所述第一频率相匹配的频率。

2.如权利要求1所述的方法，其特征在于，所述第一时钟恢复电路的所述延迟元件控制与脉冲生成循环相关联的环路延迟，所述脉冲生成循环用于响应于在所述3线3相接口上传送的每个码元的信令状态中的第一检出转变而控制与用于生成脉冲的脉冲生成循环相关联的环路延迟，其中对信令状态的其他转变的检测在所述脉冲生成循环期间被抑制。

3.如权利要求1所述的方法，其特征在于，增量地增加所述延迟时段包括：

增加所述延迟时段直到由所述第一时钟恢复电路提供的所述时钟信号具有所述第一频率的一半的频率。

4.如权利要求1所述的方法，进一步包括：

配置第二时钟恢复电路以提供用于校准所述第一时钟恢复电路的参考信号，其中所述参考信号具有与所述第一频率相匹配的频率。

5.如权利要求4所述的方法，其特征在于，所述第二时钟恢复电路通过为从所述3线3相接口接收的码元流中的每个码元生成单个脉冲来提供所述参考信号。

6.如权利要求4所述的方法，其特征在于，校准所述第一时钟恢复电路包括：

在多个校准循环中的每个校准循环期间将所述时钟信号和所述参考信号的频率进行比较；

当所述时钟信号具有大于所述参考信号的所述频率的频率时增加所述延迟时段；

当所述时钟信号具有小于所述参考信号的所述频率的频率时降低所述延迟时段；以及

当所述时钟信号具有等于所述参考信号的所述频率的频率时终止所述多个校准循环。

7.如权利要求1所述的方法，其特征在于，校准所述第一时钟恢复电路包括：

配置所述延迟元件以提供初始延迟时段；以及

在多个校准循环上增加所述延迟时段，直到从所述3线3相接口接收到的码元成功地解码训练序列。

8.如权利要求1所述的方法，其特征在于，校准所述第一时钟恢复电路包括：

配置所述延迟元件以提供初始延迟时段；以及

在多个校准循环上降低所述延迟时段，直到从所述3线3相接口接收到的码元成功地解码训练序列。

9.一种用于数据通信的设备，包括：

用于从3线3相接口信号中恢复信号的装置包括第一时钟恢复电路；

用于将所述第一时钟恢复电路配置成提供时钟信号的装置，所述时钟信号具有第一频率并包括针对在3线3相接口上传送的每个码元的单个脉冲；以及

用于校准所述第一时钟恢复电路的装置，所述装置被配置成：

增量地增加由所述第一时钟恢复电路的延迟元件提供的延迟时段，直到由所述第一时钟恢复电路提供的所述时钟信号具有小于第一频率的频率；以及

当所述第一时钟恢复电路具有小于所述第一频率的频率时，增量地降低由所述第一时钟恢复电路的所述延迟元件提供的所述延迟时段，直到由所述第一时钟恢复电路提供的所述时钟信号具有与第一频率相匹配的频率。

10.如权利要求9所述的设备，其特征在于，所述第一时钟恢复电路的所述延迟元件控制与脉冲生成循环相关联的环路延迟，所述脉冲生成循环用于响应于在所述3线3相接口上传送的每个码元的信令状态中的第一检出转变而控制与用于生成脉冲的脉冲生成循环相关联的环路延迟，其中对信令状态的其他转变的检测在所述脉冲生成循环期间被抑制。