[发明专利]分段式指令块

说明书

公开了用于在基于块的处理器架构中取回和译码指令的系统和方法。在所公开的技术的一个例子中，可以使用基于块的处理器核来执行指令块。指令块可以包括指令头部和一条或多条指令。基于块的处理器核可以包括彼此通信的头部译码逻辑和取回逻辑。头部译码逻辑可以被配置为对指令块头部译码以确定指令块内的多个子块的起始位置。取回逻辑可以被配置为发起针对多个子块的并行提取和译码操作。

背景技术

由于摩尔定律所预测的持续的晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中收益，而相关的处理器指令集架构(ISA)却很小变化。然而，从在过去40年里驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的足够机会。

发明内容

公开了使用基于块的处理器指令集架构(BB-ISA)的分度指令块的方法、装置以及计算机可读存储设备。所描述的技术和工具能够潜在地改进处理器性能，并且可以彼此分离地被实现，或者彼此各种组合被实现。如下面将更充分地描述的，所描述的技术和工具可以被实现在以下各项中：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的微处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开的技术的一些示例中，可以使用基于块的处理器核来执行指令块。指令块可以包括指令头部和一条或多条指令。基于块的处理器核可以包括彼此通信的头部译码逻辑和取回逻辑。头部译码逻辑可以被配置为译码指令块头部以确定指令块内的多个子块的起始位置。取回逻辑可以被配置为发起针对多个子块的并行取回和译码操作。

提供本发明内容以引入以在具体实施方式中下面进一步描述的简化形式的概念的选择。本发明内容不旨在标识要求保护的主题的关键特征或基本特征，其也不旨在用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。

附图说明

图1图示了如可以在所公开的技术的一些示例中使用的包括多个处理器核的基于块的处理器。

图2图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。

图3图示了根据所公开的技术的某些示例的多个指令块。

图4图示了源代码和相应的指令块的部分。

图5图示了如可以在所公开的技术的一些示例中使用的基于块的处理器头部和指令。

图6是图示基于块的处理器中的处理器核的状态的进展的示例的流程图。

图7是示出编译用于基于块的处理器的程序的示例性方法的流程图，该方法可在所公开技术的一些示例中执行。

图8-9是针对基于块的处理器的指令块内的指令的不同布置的示例。

图10-11是基于块的处理器核的取回和译码逻辑的不同配置的示例。

图12是示出在基于块的处理器核中取回和译码指令的示例性方法的流程图，该方法可在所松开技术的一些示例中执行。

图13是示出用于实现所公开技术的一些实施例的合适计算环境的框图。

具体实施方式

I.总体考虑