[发明专利]预取指令块

权利要求书

1.一种处理器，包括被配置为使用块原子执行模型来执行程序的基于块的处理器核，所述程序包括多个指令块，各自的指令块包括被原子地执行的多个指令，其中所述块原子执行模型是其中由所述各自的指令块生成的可见架构状态作为在所述基于块的处理器核外部的单个事务而出现的执行模型，其中所述各自的指令块的中间结果在所述基于块的处理器核的外部不可见，并且所述各自的指令块的最终结果在所述基于块的处理器核的外部可见，所述基于块的处理器核包括：

预取逻辑，被配置为接收对预测的指令块的引用，并且基于所述预测的指令块的起始地址和所述预测的指令块的结束来确定所述预测的指令块到多个线的映射，所述预测的指令块的所有部分的集合被存储在本地存储器的多个不同地址处；以及

流传输指令缓冲器，被配置为选择性地存储所述预测的指令块的与所述多个线中的各个线相对应的部分，并且当所述程序的控制沿着预测的执行路径传递到所述预测的指令块时提供所述预测的指令块的存储的部分，所述流传输指令缓冲器被组织为循环缓冲器。

2.根据权利要求1所述的基于块的处理器核，其中所述流传输指令缓冲器被配置为将所述预测的指令块的所有部分按相继顺序存储在所述流传输指令缓冲器中。

3.根据权利要求1所述的基于块的处理器核，进一步包括：

指令高速缓存，被配置为存储与所述多个指令块相关联的高速缓存线，并且其中所述预测的指令块的存储在所述流传输指令缓冲器中的所述存储的部分未被存储在所述指令高速缓存中。

4.根据权利要求1所述的基于块的处理器核，其中所述预取逻辑进一步被配置为译码所述预测的指令块的指令头部以确定所述预测的指令块的结束。

5.根据权利要求1所述的基于块的处理器核，其中所述流传输指令缓冲器进一步被配置为索引存储在所述流传输指令缓冲器中的每个指令块。

6.根据权利要求1至5中任一项所述的基于块的处理器核，其中所述流传输指令缓冲器进一步被配置为：

当所述程序的控制传递到与所述预测的执行路径不同的执行路径时，将所述流传输指令缓冲器中的有效条目标记为错误预测的条目；以及

在所述错误预测的条目中的一个条目被重写之前，重用所述流传输指令缓冲器内的所述错误预测的条目中的所述条目。

7.根据权利要求1至5中任一项所述的基于块的处理器核，其中当所述程序的控制传递到与所述预测的执行路径不同的执行路径时，所述流传输指令缓冲器的未决的存储器请求被冲刷。

8.一种处理器，包括被配置为使用块原子执行模型来执行多个指令块的基于块的处理器核，各自的指令块包括多个指令，其中所述块原子执行模型是其中由所述各自的指令块生成的可见架构状态作为在所述基于块的处理器核外部的单个事务而出现的执行模型，其中所述各自的指令块的中间结果在所述基于块的处理器核的外部不可见，并且所述各自的指令块的最终结果在所述基于块的处理器核的外部可见，所述基于块的处理器核包括：

本地缓冲器，用于存储指令块并且向指令流水线提供所述指令块，所述本地缓冲器包括被组织为循环缓冲器的流传输指令缓冲器；

预测逻辑，被配置为标识用于由所述基于块的处理器核来执行的预测的指令块；以及

预取逻辑，被配置为：

基于所述预测的指令块的起始地址和所述预测的指令块的结束地址来确定所述预测的指令块到所述本地缓冲器的多个线的映射，并且其中所述预测的指令块被映射到所述流传输指令缓冲器的所述循环缓冲器的连续顺序位置，所述预测的指令块的所有部分的集合被存储在本地存储器的多个不同地址处；以及

管理所述本地缓冲器，使得所述预测的指令块响应于所述预测的指令块被标识而被存储在所述本地缓冲器中。

9.根据权利要求8所述的基于块的处理器核，其中所述本地缓冲器进一步包括被配置为将所述预测的指令块的至少一部分存储在所述本地缓冲器的映射的线中的关联指令高速缓存。