[发明专利]空指令的动态生成

说明书

装置和方法被公开用于存储器访问指令(诸如存储器存储指令)的动态无效。在所公开的技术的一些示例中，一种装置可以包括存储器和一个或多个基于块的处理器核。核之一可以包括被配置为执行存储器访问指令的执行单元，存储器访问指令包括指令块中包含的多个存储器加载和/或存储器存储指令。核还可以包括硬件结构，硬件结构存储用于指令块中的至少一个断言指令的数据，该数据标识如果断言指令的条件被满足则存储器存储指令中的一个或多个是否将发出。核可以进一步包括控制单元，控制单元被配置为至少部分地基于硬件结构数据来控制存储器访问指令向执行单元的发出。

背景技术

由于摩尔定律所预测的持续的晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中收益，而相关的处理器指令集架构(ISA)却很小变化。然而，从在过去40年里驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实施方式尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的足够机会。

发明内容

公开了用于配置、操作和编译用于基于块的处理器架构(BB-ISA)(包括显式数据图执行(EDGE)架构)的代码的方法、装置和计算机可读存储设备。所描述的用于例如改进处理器性能和/或减少能量消耗的解决方案的技术和工具可以单独地、或者以彼此的各种组合来实施。如下面将更充分地描述的，所描述的技术和工具可以被实施在以下各项中：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实施在现场可编程门阵列(FPGA)中的微处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实施在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开的技术的一个示例中，一种基于块的处理器被配置为基于硬件结构来执行存储器访问指令(例如，存储器加载和存储器存储指令)，硬件结构存储指示存储器访问指令的相对排序的数据以及无效数据。无效数据可以基于与断言指令相关联的条件是否被满足来指示将被无效的一个或多个存储器访问指令。在一些示例中，无效数据还可以包括在与断言指令相关联的条件被满足(或未被满足)时将执行的存储器访问指令(例如，存储器存储指令)的总数目。在这方面，一个或多个空指令可以基于无效数据动态地被生成。例如，空存储指令可以被生成以将一个或多个加载/存储标识符标记为已经完成，或者递增已经执行的存储指令的计数，但是不执行存储器存储操作，由此改变机器的状态，就好像存储指令已经执行。在一些示例中，存储掩码和具有无效数据的表在译码指令块时被生成，或者直接从指令块头部读取，并且被存储在硬件结构中。在一些示例中，存储器访问指令利用指示它们的相对排序的标识符被编码。在一些示例中，基于块的处理器可以检测(例如，在指令执行期间)断言指令。处理器可以检索与断言指令相关联的无效数据(例如，从空值生成表)。基于断言指令的条件是否被满足，无效数据的至少一部分可以标识存储器存储指令中的至少一个用于无效。处理器可以基于检索到的无效数据来控制多个存储器加载和/或存储器存储指令中的至少一个的发出。

提供本发明内容以引入以在具体实施方式中下面进一步描述的简化形式的概念的选择。本发明内容不旨在标识要求保护的主题的关键特征或基本特征，其也不旨在用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。

附图说明

图1图示了可以在所公开的技术的一些示例中使用的基于块的处理器核。

图2图示了可以在所公开的技术的一些示例中使用的基于块的处理器核。

图3图示了根据所公开的技术的某些示例的多个指令块。

图4图示了可以在所公开的技术的一些示例中使用的源代码和指令块的部分。