[发明专利]数据存储设备、装置和方法

说明书

数据存储设备包括控制器和耦合到控制器的非易失性存储器。控制器被配置为基于第一数据生成第一奇偶校验信息并基于第二数据生成第二奇偶校验信息。非易失性存储器被配置为存储第一数据和第二数据。数据存储设备还包括被配置为存储第一奇偶校验信息的缓冲器。控制器还被配置为响应于满足阈值的第一数据和第二数据的组合数据大小来生成与第一数据和第二数据相关联的联合奇偶校验信息。

技术领域

本公开通常涉及设备，并且更具体地涉及用于设备的数据编码技术。

背景技术

存储设备使能数据的存储和检索。存储设备的示例包括易失性存储器设备和非易失性存储器设备。非易失性存储器在断电事件后保留数据。在一些情况下，易失性存储器使能低延迟(例如，快速读取和写入速度)。

一些存储设备包括非易失性存储器和易失性存储器，以在断电事件后使能与数据保留有关的快速读取和写入速度。例如，存储设备可以包括闪存和动态随机存取存储器(Dynamic Random Access Memory，DRAM)。在断电事件之前，存储在DRAM处的数据可以被传递到闪存。响应上电事件，可以从闪存读取数据并将其传递到DRAM。将数据从DRAM传递到闪存(反之亦然)会消耗时间和功率。另外，在存储设备中使用多种存储器类型可能导致高制造成本。

一些存储设备包括“通用”存储器，其用作非易失性存储器和易失性存储器。通用存储器可能与快速读取和写入速度以及相对较高的误码率(Bit Error Rate，BER)相关联。可以使用相对“强”的ECC方案(例如，使用大量冗余位)来编码数据以补偿相对较高的BER(但使用“强”ECC方案增加了读取和写入操作的延迟)。结果，通用存储器没有被广泛使用。

附图说明

图1是包括具有奇偶校验大小控制引擎的数据存储设备的系统的第一具体说明性示例的图。

图2是包括具有模式控制引擎的数据存储设备的系统的第二具体说明性示例的图。

图3是包括具有奇偶校验大小控制引擎和模式控制引擎的数据存储设备的系统的第三具体说明性示例的图，诸如图1的奇偶校验大小控制引擎和图

图4是数据存储设备(诸如图1的数据存储设备、图3的数据存储设备，或两者)的操作方法的具体说明性实施例的流程图。

图5是数据存储设备(诸如图2的数据存储设备、图3的数据存储设备，或两者)的操作方法的另一具体说明性实施例的流程图。

具体实施方式

数据存储设备可以使用一种或多种技术来改变与存储在数据存储设备的存储器处的数据相关联的奇偶校验大小。改变奇偶校验大小可以使能在非易失性存储器处与易失性存储器相关联的某些操作特性(例如，与使用相对“短”的纠错码的动态随机存取存储器(DRAM)相关联的快速读取和写入速度)，同时也促进高可靠性(例如，通过在某些情况下转换为使用相对“长”的纠错码)。在说明性实施方式中，非易失性存储器包括基于电阻的存储器，诸如电阻式随机存取存储器(Resistive Random Access Memory，ReRAM)。在其他实施方式中，非易失性存储器包括另一存储器，诸如闪存。

在数据存储设备中(在第一示例中)，对第一数据编码以生成第一码字和与第一码字相关联的第一奇偶校验信息。第一码字可以具有相对小的大小，并且可以使用“强”纠错码(例如，使用低码率)来生成第一奇偶校验信息，以增加与第一码字相关联的纠错能力。相对小的数据大小可以使用与某些存储器技术相关联的编程大小(例如，与DRAM技术相关联的编程大小)来使能相对快的读取和写入速度，并且第一奇偶校验信息可以用于补偿与具体的非易失性存储器相关联的某些数据保留效应。作为说明性示例，第一奇偶校验信息可以用于纠错并“刷新”第一码字以补偿与某些非易失性存储元件(诸如基于电阻的存储元件)相关联的松弛效应。