[发明专利]用于互补非易失性存储器设备操作的方法、系统和设备有效
申请号: | 201680054943.X | 申请日: | 2016-09-21 |
公开(公告)号: | CN108028064B | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 阿齐兹·巴夫纳加尔瓦拉;罗伯特·坎贝尔·艾特肯;卢西恩·斯弗恩 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G11C13/00 | 分类号: | G11C13/00 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 陈蒙 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 互补 非易失性存储器 设备 操作 方法 系统 | ||
1.一种设备,包括:
串联连接的多个非易失性存储器元件,其中所述多个非易失性存储器元件中的第一非易失性存储器元件连接到参考节点,所述多个非易失性存储器元件可操作以执行:
以第一模式存储第一符号或值,其中至少所述非易失性存储器元件中的第一非易失性存储器元件处于第一阻抗状态,并且至少所述非易失性存储器元件中的第二非易失性存储器元件处于第二阻抗状态;
以第二模式存储第二符号或值,其中至少所述非易失性存储器元件中的第二非易失性存储器元件处于所述第一阻抗状态,并且至少所述第一非易失性存储器元件处于所述第二阻抗状态;
第一导电元件,被配置为当所述设备处于所述第二模式时将所述参考节点连接至充电的位线,并且当所述设备处于所述第一模式时将所述参考节点从所述充电的位线断开;以及
第二导电元件,用于在写入操作期间将电压源连接到将所述第一非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第一端子进行连接的节点;在写入操作期间,所述电压源连接到将所述第一非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第一端子进行连接的节点,以至少部分地跨所述第一非易失性存储器元件的第一端子和第二端子施加第一编程信号,以将所述第一非易失性存储器元件从所述第二阻抗状态转变为所述第一阻抗状态,并且至少部分地跨所述第二非易失性存储器元件的第一端子和第二端子施加第二编程信号,以将所述第二非易失性存储器元件从所述第一阻抗状态转变为所述第二阻抗状态,
其中:
至少所述非易失性存储器元件中的第一非易失性存储器元件和至少所述非易失性存储器元件中的第二非易失性存储器元件由相关电子材料CEM形成;并且
所述第二编程信号施加至少所述非易失性存储器元件中的第二非易失性存储器元件的所述CEM的电流密度,所述电流密度为至少所述非易失性存储器元件中的第二非易失性存储器元件从所述第二阻抗状态到所述第一阻抗状态的后续转变建立电流密度阈值。
2.如权利要求1所述的设备,其中所述参考节点连接到地节点。
3.如权利要求1所述的设备,其中所述第一导电元件包括NFET,该NFET包括连接到所述第一非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第一端子的栅极端子。
4.如权利要求1所述的设备,其中所述第一编程信号包括第一电压和第一电流,以将所述第一非易失性存储器元件置于所述第一阻抗状态,并且其中所述第二编程信号包括第二电压和第二电流以将所述非易失性存储器元件中的第二非易失性存储器元件置于所述第二阻抗状态,并且其中:
所述第二电压的幅度超过所述第一电压的幅度,并且所述第一电流的幅度超过所述第二电流的幅度。
5.如前述权利要求中任一项所述的设备,其中所述第二导电元件包括PFET,以响应于施加到所述PFET的栅极端子的字线电压,在所述写入操作期间将所述电压源连接到所述第一非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第一端子。
6.如权利要求1至4中任一项所述的设备,其中所述第一非易失性存储器元件包括第一相关电子开关CES元件,并且所述第二非易失性存储器元件包括第二CES元件。
7.如权利要求1至4中任一项所述的设备,其中,所述第一非易失性存储器元件包括第一CeRAM元件,并且所述第二非易失性存储器元件包括第二CeRAM元件。
8.根据权利要求1至4中任一项所述的设备,其中,所述第一阻抗状态包括高阻抗和/或绝缘状态,所述第二阻抗状态包括低阻抗和/或导电状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680054943.X/1.html,转载请声明来源钻瓜专利网。