[发明专利]随机时钟生成器

说明书

本发明涉及一种随机时钟生成器，其包括接收主时钟信号MClk的输入和接收主时钟信号MClk和整数N并且提供输出信号的时钟信号缩减电路（101），所述输出信号对应于每M个时钟脉冲的一串N个脉冲，M是大于1的整数并且N是大于1且小于或等于M的整数。数字生成器（102）和（103）每主时钟信号的P个脉冲向时钟信号缩减电路提供新的数字（N），N和/或P是随机产生的。

技术领域

本发明涉及随机时钟信号生成器。该类型的生成器用于其中要避免与外部设备的同步的时钟处理器。

背景技术

为了在通信和电子交易中保证一定水平的安全性，有时使用经加密的信息交换。为了保证所使用的密钥的机密性，常见的是使用普遍称为安全元件或SE的安全集成电路。SE普遍用在芯片卡、USB密钥或其它安全便携设备中，或者甚至被集成在诸如计算机或移动电话之类的较大设备中。

这些SE具有许多安全元件以便保护它们所包含的信息的机密性。为此，有时对可能用于提取机密信息的攻击进行标识，并且有时将对策集成在SE中以对抗每种类型的攻击。在各种攻击当中，常见的是对由电路或其电磁辐射所消耗的电流进行监视，以便确定哪个算法当前正在操作中。另外，对时钟信号的同步允许引入故障以观察算法如何反应并基于得到的信号（signature）来推断某些值。在已知的对策当中，一个选项是使用时钟信号生成器使时钟信号去同步，所述时钟信号生成器使用伪随机或随机型分量以便使对测量到的信号的分析复杂化。

伪随机生成器使得能够部分地掩蔽时钟信号。然而，伪随机生成器仍然是重复的，并且因此在某时间段之后是可预测的。

纯随机时钟生成器的主要缺点是它太不可预测，并且因此有时提供对于所要求的用途而言太过缓慢的时钟。

当前，不存在用以提供随机时钟信号的理想的生成器。

发明内容

本发明提出一种随机时钟生成器，其包括接收由一系列规则的且规则地间隔的脉冲组成的主时钟信号的时钟输入信号，以及接收所述主时钟信号和整数N并且提供输出信号的时钟信号缩减电路，所述输出信号对应于每M个时钟脉冲的一串N个脉冲，其中M是大于1的整数并且N是大于1且小于或等于M的整数。另外，数字生成器每主时钟信号的P个脉冲向所述时钟信号缩减电路提供新的数字N，其中N和/或P是随机产生的。

因此，遵循由电路设计者定义的值M、N和P，控制由随机时钟生成器提供的脉冲的“频率”是可能的。

根据优选实施例，P可以等于M并且N可以是随机产生的。N可以是在最小值与最大值之间。所述数字N可以作为加法器或加法器/减法器的输出而获得，所述加法器或加法器/减法器接收N的平均值以及要与该平均值相加或者潜在地从该平均值减去的随机修正值。所述数字生成器包括非线性移位寄存器和随机数字生成器，其中该随机数字生成器用于周期性地重置所述非线性移位寄存器。所述随机修正值于是可以由所述非线性移位寄存器来提供。

附图说明

以下描述使我们能够更好地理解本发明的实施方式；该描述参考了在附件中提供的各图，包括：

• 图1表示本发明的优选实施例，

• 图2示出了如在本发明中使用的减频器的实施例，

• 图3是如其可能用在本发明中的查找表的示例，

• 图4示出了从频率缩减电路得到的脉冲串，

• 图5示出了在受控值的范围内的随机数字的生成器的优选实施例，

• 图6示出了随机数字生成器的示例。

具体实施方式