[发明专利]一种静电保护电路

说明书

一种静电保护电路，包括：保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端与被保护电路的第二管脚电连接，用于抑制ESD电流或者EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；开关单元，与所述保护单元并联；开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。

技术领域

本申请涉及静电保护技术领域，尤其涉及一种静电保护电路。

背景技术

随着超大规模集成电路工艺技术的不断提高，MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的尺寸不断缩小，MOS器件栅氧化层的厚度也随之越来越薄，导致MOS器件耐压能力显著下降，从而使得静电放电(Electrostatic Discharge，ESD)对由集成电路构成的芯片的危害变得越来越显著。而目前，每个终端中都存在至少一块芯片，如果不注意静电防护，终端中的芯片很容易被静电造成的放电所击毁。

为了加强对静电的防护能力，大都在芯片的输入输出接口端连接静电保护电路，静电保护电路为芯片中的内部电路提供静电电流的放电路径，以避免静电将内部电路击穿。

现有的静电保护电路，主要是在被保护的电路的端口线路上串联一个电阻器等器件，从而实现对静电或EOS(Electrical Over Stress，电气过应力)的抑制。但是这种静电保护电路，会在传输线上引入一个负载电阻，从而影响线路中数据的传输速率。

发明内容

本申请实施例提供一种静电保护电路，用于提供一种不影响传输线传输速率的静电保护电路。

本申请实施例提供一种静电保护电路，包括：

保护单元，所述保护单元的第一端与目标接口的第一管脚电连接，所述保护单元的第二端与被保护电路的第二管脚电连接，用于抑制静电放电ESD电流或者电气过应力EOS电流；所述第一管脚为所述目标接口中的任意一个管脚；所述第二管脚为被保护电路中需要和所述第一管脚电连接的管脚；

开关单元，与所述保护单元并联；

开关控制单元，所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接，所述开关控制单元的输出端与所述开关单元的控制端电连接，用于控制所述开关单元断开或闭合。

根据本申请实施例提供的电路，外设与目标接口电连接的瞬间，可以通过保护单元对静电电荷进行泻放，从而抑制ESD电流或者EOS电流，从而实现对被保护电路的静电防护功能。同时，保护单元对静电电荷进行泻放之后，开关控制单元控制开关单元将保护单元短路，从而实现在被保护电路正常工作时将保护单元隔离，从而不影响第一管脚与第二管脚之间的传输线的传输速率。

可选的，所述保护单元包括一个电阻器；

其中，所述电阻器的第一端为所述保护单元的第一端，所述电阻器的第二端为所述保护单元的第二端。

可选的，所述开关单元中包括第一P沟道金属氧化物半导体PMOS管和第二PMOS管；

其中，所述第一PMOS管的源极与所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接形成所述开关单元的控制端，所述第一PMOS管的漏极与所述电阻器的第一端电连接，所述第二PMOS管的漏极与所述电阻器的第二端电连接。

可选的，所述开关控制单元包括N沟道金属氧化物半导体NMOS管；

其中，所述NMOS管的漏极作为所述开关控制单元的输出端与所述控制端电连接，所述NMOS管的源极接地，所述NMOS管的栅极作为所述开关控制单元的输入端与所述被保护电路的电源管脚或控制信号管脚电连接。