[发明专利]具有采用间隙壁的自对准体接触的沟槽MOSFET

权利要求书

1.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底中的至少两个栅极沟槽，其中所述沟槽中每个包括栅电极；

形成在所述半导体衬底中所述栅极沟槽之间的体接触沟槽，其在所述体接触沟槽的底部具有较低的宽度；以及

在所述体接触沟槽之下的欧姆体接触注入，其中所述欧姆体接触注入的水平范围至少是所述体接触沟槽的所述较低的宽度。

2.如权利要求1所述的半导体器件，进一步包括位于所述体接触沟槽的侧面上的多个间隙壁。

3.如权利要求2所述的半导体器件，其中所述间隙壁的特征为具有在0.03至0.06μm范围内的厚度。

4.如权利要求3所述的半导体器件，其中所述欧姆体接触注入的水平范围与所述体接触沟槽的所述较低的宽度的不同之处在于所述间隙壁在每一侧的大约所述厚度。

5.如权利要求2所述的半导体器件，其中所述间隙壁包括氮化物。

6.如权利要求2所述的半导体器件，其中所述间隙壁包括化学气相沉积(CVD)氧化物。

7.如权利要求1所述的半导体器件，进一步包括防护电极，被设置在所述栅极沟槽的至少一个中所述栅电极下方，并与所述栅电极电隔离。

8.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底中的至少两个栅极沟槽，其中所述沟槽中的每个包括栅电极；

形成在所述半导体衬底中所述栅极沟槽之间的体接触沟槽，所述体接触沟槽的特征为具有至第一深度的大体上恒定的侧墙斜坡；

形成在所述半导体衬底中自所述体接触沟槽的底部延伸的体接触沟槽扩展区，其中所述体接触沟槽扩展区的侧墙与所述体接触沟槽的所述侧墙斜坡不相交；以及

在所述体接触沟槽扩展区之下的欧姆体接触注入，其中所述欧姆体接触注入的水平范围至少是所述体接触沟槽在所述第一深度处的宽度。

9.如权利要求8所述的半导体器件，进一步包括位于所述体接触沟槽的侧面上的多个间隙壁。

10.如权利要求9所述的半导体器件，其中所述体接触沟槽扩展区的侧墙偏离所述体接触沟槽的相应侧墙所述间隙壁的厚度。

11.如权利要求8所述的半导体器件，其中所述体接触沟槽扩展区的侧墙的斜率与所述体接触沟槽的所述斜率不同。

12.如权利要求8所述的半导体器件，其中所述体接触沟槽扩展区的侧墙的斜率大体上是垂直的。

13.如权利要求8所述的半导体器件，其中所述体接触沟槽扩展区在所述第一深度以下扩展约0.1至0.3μm。

14.如权利要求8所述的半导体器件，进一步包括防护电极，被设置在所述栅极沟槽的至少一个中所述栅电极下方，并与所述栅电极电隔离。

15.一种方法，包括：

在半导体衬底中形成多个栅极沟槽；

在所述半导体衬底中所述栅极沟槽之间的平台中形成体接触沟槽；

在所述体接触沟槽的侧墙上沉积间隙壁；以及

通过所述体接触沟槽在所述半导体衬底中注入欧姆体接触，利用所述间隙壁自对准所述注入。

16.如权利要求15所述的方法，进一步包括：

通过所述体接触沟槽在所述半导体衬底中刻蚀体接触沟槽扩展区，利用所述间隙壁自对准所述刻蚀。

17.如权利要求16所述的方法，其中所述体接触沟槽扩展区的侧墙比所述体接触沟槽的所述侧墙更加垂直。