[发明专利]氮硅化钨膜及其形成方法

说明书

本公开内容的实施方式包括氮硅化钨膜和沉积氮硅化钨膜的方法。在一些实施方式中，一种薄膜微电子器件包括半导体基板，该基板具有钨栅极电极堆叠，该钨栅极电极堆叠包含氮硅化钨膜，该氮硅化钨膜具有W_xSi_yN_z的化学式，其中x是约19至约22原子百分比，y是约57至约61原子百分比，z是约15至约20原子百分比。在一些实施方式中，一种处理安置于物理气相沉积(PVD)腔室的基板的方法包括：将具有栅极绝缘层的基板暴露于等离子体，该等离子体由第一处理气体形成，该第一处理气体包含氮和氩；从安置于该PVD腔室的处理容积内的靶材溅射硅和钨材料；将如上所述的氮硅化钨层沉积在该栅极绝缘层顶上；和将块状钨层沉积于该氮硅化钨层顶上。

技术领域

本公开内容的实施方式一般地涉及基板处理系统和方法，并且尤其是，涉及氮硅化钨膜和沉积氮硅化钨膜的方法。

背景技术

在包括动态随机存取存储器(DRAM)的集成电路的制作中，钨(W)经常地被用作栅极导体材料。然而，将钨整合进入半导体处理涉及若干重大挑战。例如，典型的钨栅极电极堆叠的制造涉及例如由热氧化法或化学气相沉积法(CVD)而将栅极氧化物层形成在硅基板上。后续沉积的块状(bulk)钨膜对该栅极氧化物层有相对差的粘附力。因此，在将该块状钨膜沉积之前，粘附层(即胶层)先沉积在该栅极氧化物层上，该粘附层诸如硅化钨(WSi)或氮化钨(WN)。然而，发明人已观察到，该粘附层常常对底下的氧化物和后续沉积的块状钨材显示出令人不满意的粘附力，并且也无法提供适合的该栅极堆叠的电阻率。

因此，发明人提供了改进的氮硅化钨膜和沉积氮硅化钨膜的方法，在非限制性的示例中，该膜用作DRAM应用中的粘附层。

发明内容

本公开内容的实施方式包括氮硅化钨膜和沉积氮硅化钨膜的方法。在一些实施方式中，一种薄膜微电子器件包括基板，该基板具有钨栅极电极堆叠，该钨栅极电极堆叠包含氮硅化钨膜，该氮硅化钨膜具有W_xSi_yN_z的化学式，其中x是约19至约22原子百分比，y是约57至约61原子百分比，z是约15至约20原子百分比。

在一些实施方式中，一种处理安置于物理气相沉积腔室的基板的方法包括：将具有栅极绝缘层的基板暴露于等离子体，该等离子体由第一处理气体形成，该第一处理气体包含氮和氩；和从安置于该PVD腔室的处理容积内的靶材溅射硅和钨材料；将氮硅化钨膜沉积在该栅极绝缘层顶上，该氮硅化钨膜具有W_xSi_yN_z的化学式，其中x是约19至约22原子百分比，y是约57至约61原子百分比，z是约15至约20原子百分比。

在一些实施方式中，在此提供一种电脑可读取媒体，该电脑可读取媒体上储存有多个指令，当执行这些指令时，引发物理气相沉积处理腔室执行处理基板的方法，该基板安置在该物理气相沉积处理腔室内的基板支撑件顶上。该方法可包括任何在此公开的实施方式。

其他与进一步的本公开内容的实施方式于下文叙述。

附图说明

以上简要概述的和以下更具体讨论的本公开内容的实施方式，可以通过参照描绘于附图中的本公开内容的实施方式而获得。然而，附图仅绘示本公开内容的典型实施方式，因而不应视为对本发明的范围的限制，因为本公开内容可容许其他等同有效的实施方式。

图1描绘根据本公开内容的一些实施方式的处理腔室的示意性截面图。

图2描绘根据本公开内容的一些实施方式的处理基板的方法的流程图。

图3A至3D描绘根据本公开内容的一些实施方式的处理基板的数个阶段。