[发明专利]改变计算设备的时钟频率

权利要求书

1.一种用于执行快速时钟频率转变的计算设备，包括：

中央处理单元(CPU)，所述中央处理单元(CPU)包括核以及非核组件；

双模式FIFO，所述双模式FIFO用于处理所述核与非核组件之间的数据事务；以及

频率控制单元，所述频率控制单元用于指令所述核转变至新时钟频率，其中在所述转变期间，所述双模式FIFO用于：从确定性模式切换至异步模式，并且继续处理所述核与非核组件之间的数据事务。

2.如权利要求1所述的计算设备，其特征在于，所述双模式FIFO包括用于在异步模式期间处理事务的格雷码逻辑。

3.如权利要求1所述的计算设备，其特征在于，所述双模式FIFO包括用于在确定性模式期间处理事务的气泡生成器逻辑。

4.如权利要求1所述的计算设备，其特征在于，包括锁相环(PLL)，所述锁相环(PLL)生成所述核的时钟频率。

5.如权利要求4所述的计算设备，其特征在于，包括带选阵列，所述带选阵列存储PLL的用于多个潜在时钟频率的预定粗修剪值，其中对应粗修剪值是从所述带选阵列获取以实现至所述新时钟频率的所述转变的。

6.如权利要求5所述的计算设备，其特征在于，所述粗修剪值在所述计算设备的启动期间被获取并被存储。

7.如权利要求5所述的计算设备，其特征在于，在所述PLL以所述新时钟频率重新获取锁定之后，所述双模式FIFO从异步模式切换至确定性模式。

8.如权利要求1至7中的任一项所述的计算设备，其特征在于，阻止所述核在至所述新时钟频率的所述转变期间依靠所述核的时间戳计数器来提供准确的定时信息。

9.如权利要求1至7中的任一项所述的计算设备，其特征在于，在至所述新时钟频率的所述转变期间，所述核用于禁用所述核中需要确定论来正常工作的任何逻辑块。

10.一种将处理器核切换至新时钟频率的方法，包括：

将命令发送给所述核以发起至新时钟频率的转变；

将所述核的双模式FIFO从确定性模式切换到异步模式，所述双模式FIFO用于在至所述新时钟频率的所述转变期间处理所述核与非核组件之间的数据事务；

执行至所述新时钟频率的所述转变；以及

将所述双模式FIFO从异步模式切换回确定性模式。

11.如权利要求10所述的方法，其特征在于，将所述双模式FIFO从确定性模式切换至异步模式包括启用用于在异步模式期间处理事务的格雷码逻辑。

12.如权利要求10所述的方法，其特征在于，将所述双模式FIFO从异步模式切换至确定性模式包括禁用用于在异步模式期间处理事务的格雷码逻辑以及启用用于在确定性模式期间处理事务的气泡生成器逻辑。

13.如权利要求10所述的方法，其特征在于，执行至所述新时钟频率的所述转变包括为所述核中使用所述新时钟频率的PLL查找粗修剪值。

14.如权利要求13所述的方法，其特征在于，所述粗修剪值是从带选阵列获取的，所述带选阵列存储多个预定粗修剪值，每个预定粗修剪值与所述核的潜在时钟频率设置相对应。