[发明专利]用于可变啁啾雷达的缓冲器样本大小控制

说明书

在所描述的实例中，一种雷达信号处理方法(100)包含提供(101)模拟前端AFE，所述模拟前端包含接收路径中的耦合在天线和ADC之间的放大器，其中ADC输出耦合到弹性ADC缓冲器(弹性缓冲器)的输入，所述弹性ADC缓冲器包含具有至少2个存储块的经划分存储器，所述存储块用于从所述ADC写入样本(样本)同时通过高速接口将较早写入的样本读取到第一信号处理器。发射路径包含由所述AFE提供的经耦合以驱动天线的至少一个功率放大器。跨越经编程以被使用的雷达帧中所有啁啾确定(102)最大公约数GCD。对于每一帧，将所述弹性缓冲器的样本大小动态地控制(103)为恒定地等于所述GCD，用于遍及所述帧中所有啁啾从一个存储块读取样本以及将样本写入到另一存储块。

技术领域

本发明涉及支持可变长度模/数转换器(ADC)数据传送的雷达系统。

背景技术

常规雷达传感器单元(雷达系统)包括模拟前端(合成器、混频器、模/数转换器(ADC)等)和信号处理模块/单元(例如，快速傅立叶变换(FFT)、数字信号处理器(DSP)或微控制器单元(MCU))。雷达系统中的数据处理以系统循环/帧为基础执行。

帧包含数目N个经频率调制的连续波(FMCW)斜坡/啁啾。啁啾是用于雷达处理的数据的最小逻辑单位。在经典的雷达系统中，帧中的每一啁啾包含相同数目的ADC样本和相同取样速率。ADC和信号处理单元之间的典型接口是已知高速接口(HSI)中的一个，例如包括低电压差分信号(LVDS)或相机串行接口(CSI，例如CSI-2)。

雷达系统的一个应用是用于汽车碰撞避免。汽车雷达前端经由HSI将来自所接收雷达信号的ADC取样数据传送到DSP或其它信号处理模块。经由HSI发射的“M”(例如，128、256或512)个ADC样本的每一突发称为啁啾，且“N”是形成雷达帧的此类啁啾的数目。DSP通常逐帧处理数据帧以确定车辆的雷达系统前方任何障碍物/车辆的范围、速度和角度。

在典型的汽车雷达系统中，相应帧中的每一啁啾包含相同数目的ADC样本。为简化设计且减少额外组件(例如在雷达系统中添加另一基于锁相回路(PLL)的时钟)的成本，可在接收路径中使用管线化先进先出(FIFO)乒乓(ping-pong)/循环缓冲器。乒乓缓冲器具有拥有至少2个存储块(或例项)的经划分存储器，使得当一个存储器块正写入所接收雷达信息时，另一存储块可能正删除先前写入的信息。此缓冲器提供挑选通常以几百万样本/秒(MSPS)指定的与ADC取样速率脱离关联的HSI通道数据速率的弹性和灵活性。

发明内容

在所描述实例中，雷达系统包含ADC和本文中被称作HSI的总线之间的弹性ADC缓冲器(下文称为“弹性缓冲器”，例如乒乓缓冲器)。弹性缓冲器包含具有至少2个存储块的经划分存储器，所述存储块用于从ADC写入样本，同时通过HSI将较早写入的样本读出到第一信号处理器。所接收的每一雷达帧可包含多个啁啾，其中每个啁啾具有不同数目的样本。

跨越经编程以由雷达系统使用的帧中的所有啁啾逐帧动态地确定最大公约数(GCD)，使得在每一帧中的第一啁啾之前确定GCD。对于每一帧，弹性缓冲器的样本的大小(样本大小)动态地控制为等于GCD，以用于遍及帧中的所有啁啾从存储块中的一个读取样本且将样本写入到存储块中的另一个。具有比GCD多的样本的每一啁啾划分成子啁啾，所述子啁啾具有等于所述GCD的2个或更多个增量。

附图说明

图1是根据实例实施例的雷达信号处理的实例方法中的步骤的流程图，其中用于针对帧中的所有啁啾从存储块读取样本且将样本写入到存储块的弹性缓冲器的样本大小控制为等于GCD。

图2是根据实例实施例包含实例雷达前端的雷达系统的框图，所述雷达前端包含具有ADC和HSI之间的弹性缓冲器的实例雷达前端芯片。