[发明专利]总线-装置-功能地址空间的推测性枚举

说明书

第一装置被确定为连接到根复合体的多个端口的第一端口。指配对应于包含第一装置的第一层级装置的地址。第二装置被确定为通过映射门户桥连接在根复合体的端口的第二端口处，第二装置包含在另一第二层级装置中。生成对应于映射门户桥的映射表。映射表定义在系统的配置地址空间的第一场景中使用的寻址与在配置地址空间的第二场景中使用的寻址之间的转化。第一场景包含根复合体的场景，并且第二场景包含对应于第二层级装置的场景，第一层级装置根据第一场景而被寻址。

相关申请的交叉参考

此申请要求2015年12月26日提交的题为“总线-装置-功能地址空间的推测性枚举（SPECULATIVE ENUMERATION OF BUS-DEVICE-FUNCTION ADDRESS SPACE）”的美国临时专利申请序列号62/387,492和2016年3月24日提交的题为“总线-装置-功能地址空间的推测性枚举”的美国非临时专利申请序列号15/079,922，它们通过参考全部合并于本文中。

技术领域

此公开涉及计算系统，并且尤其（而非排他地）涉及地址空间映射。

背景技术

外围组件互连（PCI）配置空间由采用PCI、PCI-X和PCI高速（PCIe）的系统利用以执行基于PCI的装置的配置任务。基于PCI的装置具有称为配置空间的用于装置配置寄存器的地址空间，并且PCI高速引入了用于装置的扩展配置空间。配置空间寄存器通常由主机处理器映射到存储器映射的输入/输出位置。装置驱动、操作系统和诊断软件访问配置空间，并且能向配置空间寄存器读和写信息。

PCI局部总线所具有的优于其它I/O架构的其中一个改进是其配置机制。除了正常的存储器映射和I/O端口空间，总线上的每个装置功能都具有配置空间，其是256字节长，通过知道对于装置的8位PCI总线、5位装置和3位功能号（通常称为BDF或B/D/F，根据总线/装置/功能缩写的）而可寻址。这允许高达256个总线，每个总线具有高达32个装置，每个装置支持8个功能。单个PCI扩充卡能作为装置进行响应，并且至少能实现功能号0。配置空间的前64字节被标准化；剩余字节是可用的规范定义的扩展和/或出于供应商定义的目的。

为了允许在不与现有使用冲突的情况下使配置空间的更多部分标准化，能存在有在外围组件接口配置空间的前192字节内定义的能力列表。每个能力具有描述它有哪种能力的一个字节以及指出下一能力的一个字节。附加字节数取决于能力ID。如果正在使用能力，则设置状况寄存器中的位，并且提供指向能力链表中的第一个的指针。已经给PCIe的先前版本提供了类似特征，诸如PCIe扩展能力结构。

附图说明

图1图示了包含互连架构的计算系统的实施例。

图2图示了包含分层堆栈的互连架构的实施例。

图3图示了在互连架构内接收或生成的分组或请求的实施例。

图4图示了对于互连架构的传送器和接收器对的实施例。

图5图示了系统总线的表示。

图6图示了系统中的总线标识符的示例枚举的表示。

图7图示了映射门户（portal）桥（MPB）的实施例。

图8图示了对应地址映射以及系统中的总线标识符的枚举的表示。

图9图示了至少部分示例能力寄存器的表示。

图10A-10C是图示用于枚举系统内装置的示例技术的简化框图。

图11是图示用于枚举系统内装置的示例技术的简化流程图。

图12图示了对于包含多核处理器的计算系统的框图的实施例。

图13图示了对于计算系统的框图的另一实施例。

具体实施方式