[发明专利]用于待机功率节省的系统、方法和设备

说明书

计算系统的功率递送系统可将计算平台从一组主轨切换至处于低功率状态的待机轨。例如，使用功率优化器框架，平台控制器硬件(PCH)和/或功率管理控制器(PCU)可通过使用待机轨且使主轨关闭来将空闲计算系统转变至低功率状态。PCU可指令处于C10状态的处理器从主功率轨切换至待机轨。一旦确认处理器处于C10状态，PCU就可关闭处理器电压调节器并断言平台睡眠信号。在确认平台已进入其中平台移至待机轨的睡眠状态之后，PCH或PCU可请求功率源关闭主轨，但使待机轨保持活跃。

技术领域

本公开涉及对计算系统的功率递送，并且更具体地涉及空闲系统的能量使用效率。

附图说明

图1是例示出根据本文公开的实施例的计算系统的示意图。

图2是例示出根据本文公开的实施例的信号时序的时序图。

图3是例示出根据本文公开的实施例的功率递送系统的系统图。

图4是例示出根据本文公开的实施例的用于待机功率节省的方法的流程图。

具体实施方式

以下提供根据本公开的实施例的系统和方法的详细描述。尽管描述了数个实施例，但应该理解的是，本公开不限于任何一个实施例，而是替代地包括许多替代、修改和等同物。此外，尽管在以下描述中阐述了许多具体细节以便提供对本文公开的实施例的透彻理解，但是可以在没有这些细节中的一些或全部的情况下实践一些实施例。此外，出于清楚的目的，相关技术中已知的某些技术材料未被详细描述以避免不必要地模糊本公开。

公开了使得计算系统的功率递送系统能够使用低功率状态来将计算平台从一组主轨切换到待机轨的技术、装置和方法。例如，通过使用功率优化器框架，北侧或北桥中的功率管理控制器(PCU)可使用待机轨且使关闭主轨来将空闲计算系统转变成低功率状态。随着操作系统(OS)和图形驱动程序完成相关联的工作负载(例如，线程)，处理内核(IA内核)和图形内核(GT内核)变得空闲。在核变得空闲之际，北侧中的功率管理控制器(PCU)将北侧空闲约束(到下一事件的时间、最小等待时间容限)发送至南侧(或南桥)平台控制器硬件(PCH)。PCH用南侧的空闲约束作出响应。一旦平台知晓空闲约束(即，平台约束)，就可以基于这些参数进入低功率状态。在一些实施例中，南侧或南桥中的平台管理控制单元(PMC)对来自PCU的消息作出响应。

在一个实施例中，PCU可指示处理器进入C10状态，其中处理器从主功率轨切换至待机轨。一旦确认处理器处于C10状态，PCU就可关闭处理器电压调节器并断言用于从主功率轨转变至待机轨的系统转变信号(诸如，平台睡眠信号)。在确认平台已进入其中平台已移至待机轨的睡眠状态之后，PCH可请求功率源关闭主轨，但使待机轨保持活跃。

传统高级技术扩展(ATX)桌面功率源在极低负载下会缺乏效率。然而，改变功率源设计可具有对生态系统的重大影响(诸如引入不兼容性)。通过对外部生态系统作出最小限度的改变，可在处理器平台中管理功率递送，这对硅成分(中央处理器(CPU)、平台控制硬件(PCH))、功率源和功率源递送架构有一定的影响。功率递送方面的改变可影响计算平台的组件，包括CPU、PCH、功率递送架构、电路板设计和功率源单元(PSU)。在一些实施例中，可使用允许系统通过利用平台中的功率优化器基础结构来安全地进入和/或退出高等待时间PSU状态(例如，100ms恢复时间)的办法。

多轨ATX功率源在低负载时会低效。在经连接类待机的低功率系统条件下，功率源在1-3％直流系统负载下可以是20-30％高效的。但是，待机轨(5伏特)已经针对低负载条件进行了优化，并且此轨在低于300mA负载下可以是大于70％高效的。然而，待机轨当前用于高级配置和功率接口(ACPI)S3和S5状态(主轨通过使用SLP_S3#信号来关闭)。