[发明专利]用于高速I/O的智能阻抗匹配

说明书

实施例一般针对用于高速I/O的智能阻抗匹配。在一些实施例中，电路包含阻抗感应块；用于提供用于驱动器的阻抗调谐的有限状态机；以及控制块，控制块用于提供反馈环路以检查和调谐驱动器的阻抗。阻抗感应块要对驱动器的输出电压进行采样以确定驱动器的阻抗是大于还是小于通道的阻抗；以及有限状态机要基于驱动器的阻抗是大于还是小于通道的阻抗的确定，产生用于减小或增大驱动器的阻抗的信号。

技术领域

本文中描述的实施例一般涉及电子装置的领域，并且更具体地说，涉及用于高速I/O的智能阻抗匹配。

背景技术

在高速I/O信令中，在驱动器与通道之间阻抗的匹配对于有效操作是至关重要的。阻抗的失配导致信号反射，而适当的阻抗匹配最小化此信号反射。

在常规操作中，系统通常采用也称为R-Comp的专用阻抗控制电路，以将驱动器阻抗校准至设计值。R-Comp采用板上外部高精度电阻器来调谐芯片上电阻器。调谐的芯片上电阻器可随后被复制到所有数据通路。

尽管R-Comp将允许阻抗调谐，但此技术具有若干限制。R-Comp是对封装和平台所添加的成本，因为额外的封装引脚和高精度电阻器是对于要匹配的每个I/O族所要求的，其中通常有用于典型SOC（芯片上系统）产品的5到10个I/O族。到数据通路的R-comp阻抗的副本可能引入由于相当大硅变化的巨大误差，特别是对于切割边缘硅工艺。如果阻抗副本失败，则系统可能被迫采取每通路R-comp，这是成本昂贵的。

进一步，驱动器阻抗由R-Comp来匹配到一般等于标称通道阻抗的具体设计值。然而，在现实世界通道中，存在影响通道阻抗的制造变化（通常大约15%）。另外，存在将进一步影响通道阻抗的阻抗不连续性。R-Comp概念不能有效地对这些类型的非理想性作出解释。

附图说明

这里描述的实施例在附图的图中以示例方式而不是限制方式来图示，附图中相似的标号表示类似的元素。

图1是根据实施例的智能阻抗匹配的图示；

图2是根据实施例，用于智能阻抗匹配的应用的通道的阻抗的图示；

图3是根据实施例的智能阻抗匹配电路的图示；以及

图4是根据实施例，用于图示用于智能阻抗匹配的过程的流程图。

具体实施方式

本文中描述的实施例一般涉及用于高速I/O的智能阻抗匹配。

在一些实施例中，设备、系统或方法提供了智能阻抗匹配，其中设备用于将驱动器阻抗动态匹配于通道阻抗。

在驱动器将单边上升沿信号（lone rising edge signal）传送到通道上时，在驱动器输出的电压已经含有驱动器与通道之间的阻抗关系。此类操作与时域反射计（TDR）的实践有关，在其中例如能够从反射的信号的振幅来确定不连续性的阻抗。

在一些实施例中，驱动器机制用于感应来自驱动器输出电压的阻抗失配状态，并且由此在接收器反射返回前，反馈此电压以调谐驱动器阻抗。

在现实世界通道中，始终存在某些阻抗不连续性，并且这些阻抗不连续性随通道位置和飞行时间而变化。在一些实施例中，设备、系统或过程在多个时间点或在一个或多个时间持续期内执行电压感应，以便智能地调谐驱动器阻抗并且因此最小化总体信号反射。

在一些实施例中，提供智能阻抗匹配的设备、系统或过程可在与常规过程的比较中提供性能和成本方面的优点。除其它因素外：

（1）智能阻抗匹配可允许消除常规R-Comp引脚和外部精度电阻器，这因此允许减少成本。R-Comp引脚的消除可允许减少用于典型SOC封装的5到10个引脚。