[发明专利]输出电路

说明书

输出晶体管(2)的源极连接在第一电源(VDD1)上，漏极连接在输出端子(1)上。预驱动器(3)接收根据数据输入信号(DIN)变化的信号，将在第一电源(VDD1)和电源端(4)的电位(VP)之间迁移的门信号(SG1)送给输出晶体管(2)的栅极。驱动辅助电路(20)从输出节点(N1)输出第二电位(VDD2)，如果辅助信号(SA)进行与门信号(SG1)从高电平向低电平的迁移相对应的第一迁移，该驱动辅助电路(20)就进行让输出节点(N1)的电位暂时从第二电位(VDD2)下降的辅助工作。

技术领域

本公开涉及一种用于半导体集成电路装置的输出电路。

背景技术

半导体集成电路装置要求与外部进行信号输出入的接口电路工作高速且功耗低。为了同时实现高速工作和低功耗，作为IO晶体管使用的是在例如1.8V的低电压下工作的晶体管。另一方面，接口电路必须构成为：能够输出入例如3.3V的高电压信号。

专利文件1中公开了以下技术：用在低电压下工作的晶体管构成将高电压信号输出给外部的输出电路。在该技术下，通过级联将低电压晶体管连接到高电压电源和输出垫(output pad)之间，由此而降低了低电压晶体管源漏极之间的电压。驱动输出信号的P型晶体管的源极连接在高电压电源上，漏极通过其他晶体管连接在输出垫上，栅极接收在高电压和低电压之间迁移的信号。

专利文献1：日本公开专利公报特开2007-60201号公报

发明内容

-发明要解决的技术问题-

但是，在专利文献1所公开的结构下，当从外部供来的电源电压出现偏差时，输出信号的延迟就有可能增加。也就是说，在使驱动输出信号的P型晶体管处于导通状态之际，栅源极间电压的大小相当于高电压电源的电压与低电压电源的电压之差。但是，如果高电压电源的电压下降或者低电压电源的电压上升，该栅源极间电压就会大幅度地减少。处于导通状态之际栅源极间电压的减少会导致P型晶体管的驱动能力下降，甚至会导致输出信号的延迟增大。另一方面，为了抑制输出信号的延迟，便需要提高P型晶体管的驱动能力。只要增大晶体管，就能够提高P型晶体管的驱动能力，但这又会导致电路面积增大，故属于非理想情况。

本公开的目的在于：提供一种在不导致电路面积增大的情况下就能够高速工作的输出电路。

-用以解决技术问题的技术方案-

本公开的一方面是一种输出电路，其接收数据输入信号，输出根据所述数据输入信号发生变化的输出信号，其特征在于：包括输出端子、输出晶体管、预驱动器、驱动辅助电路，所述输出端子输出所述输出信号，所述输出晶体管是P型晶体管，源极连接在给出第一电位的第一电源上，漏极连接在所述输出端子上，所述预驱动器连接在所述第一电源和所接收的电位比所述第一电位低的电源端上，所述预驱动器接收根据所述数据输入信号发生变化的信号，将根据接收到的信号在所述第一电位和所述电源端的电位之间迁移的信号作为门信号送给所述输出晶体管的栅极，所述驱动辅助电路与所供给的第二电位比所述第一电位低的第二电源相连接，所述驱动辅助电路从输出节点将所述第二电位供到所述电源端，所述驱动辅助电路将所述数据输入信号或者根据所述数据输入信号发生变化的信号作为辅助信号接收，如果所述辅助信号进行与所述门信号从高电平向低电平的迁移相对应的第一迁移，所述驱动辅助电路就进行让所述输出节点的电位暂时从所述第二电位下降的辅助工作。