[发明专利]用于基于通道的步进收集的系统、设备和方法

说明书

公开了用于基于通道的步进收集的系统、设备和方法的实施例。在一个实施例中，一种设备包括：用于对指令进行解码的解码器，其中所述指令包括针对到存储器的地址的索引和打包数据目的地寄存器操作数的字段；和执行电路，所述执行电路用于执行已解码的指令以使用所述指令的索引从存储器中提取定义的类型数量的数据元素，并且对于每种类型，将所提取的数据元素存储在专用于该类型的打包数据目的地寄存器的一个或多个通道中，其中各类型之间的相关数据元素是分开的步进数据元素。

技术领域

本发明的领域一般涉及计算机处理器架构，并且更具体地涉及当被执行时导致特定结果的指令。

背景技术

在可以被各个地访问的个体元素中进行组织的数据结构在各种应用中是常见的。例如，RGB（红-绿-蓝）是媒体应用中使用的许多编码方案中的通用格式。在这种情况下，数据结构由连续存储并且相同大小（例如，32位）的三种元素类型R、G和B组成。高性能计算应用中常见的另一示例是坐标，诸如2D空间中的XY或3D空间中的XYZ。具有更多元素的其他结构也在一些应用中显现。。

附图说明

在附图的各图中通过示例而非限制的方式来说明本发明，其中相同的附图标号表示类似的元素，并且其中：

图1图示出了打包数据（SI MD）寄存器和该寄存器内的通道的实施例；

图2图示出了用以处理gatherstride指令（收集步进指令）的硬件的实施例；

图3图示出了gatherstride指令的执行的实施例；

图4图示出了gatherstride指令的实施例；

图5图示出了由处理器执行以处理gatherstride指令的方法的实施例；

图6图示出了由处理器执行以处理用于数据类型的gatherstride指令的方法的执行部分的实施例；

图7A-图7B是图示出根据本发明实施例的通用矢量友好指令格式及其指令模板的框图；

图8A-图8D是图示出根据本发明实施例的示例性特定矢量友好指令格式的框图；

图9是根据本发明的一个实施例的寄存器架构的框图；

图10A是图示出根据本发明实施例的示例性有序流水线和示例性寄存器重命名的无序发布/执行流水线的框图；

图10B是图示出根据本发明实施例的被包括在处理器中的有序架构内核和示例性寄存器重命名的无序发布/执行架构内核的示例性实施例的框图；

图11A-图11B图示出了更特定的示例性有序内核架构的框图，该内核将是芯片中的若干逻辑块（包括相同类型和/或不同类型的其他内核）中的一个；

图12是根据本发明实施例的可以具有多于一个内核、可以具有集成存储器控制器、以及可以具有集成图形的处理器的框图；

图13-图16是示例性计算机架构的框图；和

图17是根据本发明实施例的对比使用软件指令转换器以将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

在以下描述中，阐述了许多特定细节。然而，应该理解，可以在没有这些特定细节的情况下实践本发明的实施例。在其他实例中，众所周知的电路、结构和技术未被详细示出以免混淆对本说明的理解。