[发明专利]使用三角形的属性的加权平均来合并粗像素着色的片段有效
申请号: | 201680070840.2 | 申请日: | 2016-11-07 |
公开(公告)号: | CN108369733B | 公开(公告)日: | 2022-04-29 |
发明(设计)人: | G·利克托尔;M·萨尔维;R·P·萨特 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06T7/00 | 分类号: | G06T7/00;G06T5/00;G06T7/90 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 张欣;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 三角形 属性 加权 平均 合并 像素 着色 片段 | ||
两个图元可以通过在粗像素中心处内插顶点属性来合并。输入属性被计算为内插顶点属性的覆盖加权平均。然后使用经合并的图元来执行粗像素着色。
背景技术
在粗(coarse)像素着色中,给定的帧或图片可具有不同的着色率。例如,帧或图片的某些区域可具有较低的着色率(rate),诸如,每像素少于一次,而在另一区域中,着色率可能是每像素一次,而在又一其他地方,着色率可能超过每像素一次。可以降低着色率的示例包括存在运动和相机散焦的区域、外围模糊的区域、以及一般地,感知的视觉细节无论以何种方式被减小的任何情况,或者通常着色伪像较不明显的任何情况。
粗像素着色(CPS)是一种可以减少光栅化流水线中的着色率的技术。CPS将来自相同图元(primitive)的四元体片段(quad-fragment) 的块合并成粗着色四元体。例如,通过将4x4片段(4个四元体)的块合并成单个着色四元体(2x2粗片段),着色评估的数量可以减少到25%。
在光栅化三角形后,粗像素着色减少着色成本。然而,由于可能会生成冗余像素着色执行,因此一些因素可限制粗像素着色的效率。这种效率限制可例如与场景深度复杂性、部分覆盖的像素和用于有限差分的像素着色器的基于四元体片段的调度有关地发生。
时常发生的是,由相同表面覆盖的像素在它们被多个光栅化图元的四元体片段覆盖时被多次着色。这是因为粗像素着色仅在单个光栅化图元内工作。CPS使用由自己生成若干片段的三角形。然而,现代渲染工作负荷通常以小三角形为特征,此情况下CPS的益处被分摊。
附图简述
参照以下附图描述一些实施例:
图1是一个实施例的流程图;
图2是根据一个实施例的对合并过程的描绘。
图3是根据一个实施例的用于合并单元的流程图;
图4是根据一个实施例的处理系统的框图;
图5是根据一个实施例的处理器的框图;
图6是根据一个实施例的图形处理器的框图;
图7是根据一个实施例的图形处理器引擎的框图;
图8是图形处理器的另一实施例的框图;
图9是根据一个实施例的对线程执行逻辑的描绘。
图10是根据一些实施例的图形处理器指令格式的框图;
图11是图形处理器的另一实施例的框图;
图12A是根据一些实施例的图形处理器命令格式的框图;
图12B是根据一些实施例的示出了图形处理器命令序列的框图;
图13是根据一些实施例的对示例性图形软件架构的描绘;
图14是根据一些实施例的示出了IP核开发系统的框图;以及
图15是根据一些实施例的示出了示例性芯片上系统集成电路的框图。
具体实施方式
两个图元可以通过在粗像素中心处内插顶点属性来合并。输入属性被计算为内插顶点属性的覆盖加权平均。然后使用所得的输入属性来执行粗像素着色。在覆盖加权内插之后,合并的图元可以被丢弃(不再需要它们)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680070840.2/2.html,转载请声明来源钻瓜专利网。