[发明专利]微控制器系统和用于在微控制器系统中控制内存访问的方法

权利要求书

1.微控制器系统(1)，包括：主核心(CPU1)；副核心(CPU2、CPU3)；用于传输数据的通信总线(AXBS)；和用于存储数据的数据内存(RAM、FLASH、SMPUreg)，其中，数据内存(RAM、FLASH、SMPUreg)具有内存区域，对于该内存区域来说副核心(CPU2、CPU3)至少不具有写入权限，

其特征在于，

微控制器系统(1)包括内存访问模块(CSSB)和配置内存区域(CSSBreg)，其中，在配置内存区域(CSSBreg)中设有用于授权将由副核心(CPU2、CPU3)提供的数据写入数据内存(RAM、FLASH、SMPUreg)的内存区域中的配置，其中，通过内存访问模块(CSSB)实现将数据写入数据内存(RAM、FLASH、SMPUreg)的内存区域中。

2.微控制器系统(1)，其特征在于，内存访问模块(CSSB)和主核心(CPU1)作为主机被分配给通信总线(AXBS)。

3.根据权利要求1或2所述的微控制器系统(1)，其特征在于，主核心(CPU1)具有对配置内存区域(CSSBreg)的不受限制的访问权限，而副核心(CPU2、CPU3)具有对配置内存区域(CSSBreg)的受限制的写入访问权限。

4.根据前述权利要求中至少一项所述的微控制器系统(1)，其特征在于，配置能借助于主核心(CPU1)存储在配置内存区域(CSSBreg)中。

5.根据前述权利要求中至少一项所述的微控制器系统(1)，其特征在于，所述微控制器系统被以下述方式设置，即：使得通过由副核心(CPU2、CPU3)提供数据能够触发将数据写入数据内存(RAM、FLASH、SMPUreg)的内存区域中。

6.根据前述权利要求中至少一项所述的微控制器系统(1)，其特征在于，配置内存区域(CSSBreg)包括至少一个用于配置副核心(CPU2、CPU3)的授权的配置段(3)。

7.根据权利要求6所述的微控制器系统(1)，其特征在于，所述配置段(3)具有标识符字段，该标识符字段具有标识符(ID)，该标识符用于授权具有匹配的标识符(ID)的副核心(CPU2、CPU3)将数据写入配置段(3)所包括的数据字段(DATA)中，其中，副核心(CPU2、CPU3)具有对于数据字段(DATA)的写入访问权限，而不具有对于标识符字段(ID)的写入访问权限。

8.根据权利要求7所述的微控制器系统(1)，其特征在于，内存访问模块(CSSB)被设置用于在标识符字段的和副核心(CPU2、CPU3)的标识符(ID)不匹配时阻挡对数据字段(DATA)的写入访问。

9.根据权利要求6至8中任一项所述的微控制器系统(1)，其特征在于，配置段(3)具有内存需求字段(SIZE)，用于存储通过副核心(CPU2、CPU3)写入数据字段(DATA)中的数据的内存需求，其中，副核心(CPU2、CPU3)具有对于内存需求字段(SIZE)的写入访问权限。

10.根据权利要求6至9中任一项所述的微控制器系统(1)，其特征在于，配置段(3)包括地址字段(ADDR)，用于存储数据内存的内存区域的地址，其中，副核心(CPU2、CPU3)不具有对于地址字段(ADDR)的写入访问权限。

11.根据权利要求6至10中任一项所述的微控制器系统(1)，其特征在于，配置段(3)包括掩码字段(MASK)，用于存储由副核心(CPU2、CPU3)提供的数据的掩码，其中，副核心(CPU2、CPU3)不具有对于掩码字段(MASK)的写入访问权限。