[发明专利]一种光耦合器及光处理方法有效

专利信息
申请号: 201680077620.2 申请日: 2016-03-01
公开(公告)号: CN108603985B 公开(公告)日: 2020-02-21
发明(设计)人: 汪敬;刘磊;刘宁 申请(专利权)人: 华为技术有限公司
主分类号: G02B6/34 分类号: G02B6/34;G02B6/125
代理公司: 北京同达信恒知识产权代理有限公司 11291 代理人: 冯艳莲
地址: 518129 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 耦合器 处理 方法
【说明书】:

一种光耦合器,包括:硅衬底(10)、位于硅衬底上的埋氧层(20)以及位于埋氧层上的顶硅层(30),顶硅层包括多个并排的亚波长硅光栅(310)以及合光区(32)。多个亚波长硅光栅的两端均分别与外部光纤与合光区相接,且多个亚波长硅光栅的与外部光纤相接的一端的宽度小于与合光区相接的一端的宽度。每个该亚波长硅光栅用于将从外部光纤射入的光耦合入顶硅层中,并将在自身中向合光区方向传播的光的光斑尺寸减小至目标波导中光的光斑尺寸。合光区用于将从多个亚波长硅光栅输入的光合并,然后将光传输至目标波导,从而解决了现有技术中缺乏高耦合效率且低工艺成本的光耦合器的问题。还公开了一种光处理方法。

技术领域

发明涉及光通信技术领域,特别涉及一种光耦合器及光处理方法。

背景技术

基于绝缘体上硅(Silicon-On-Insulator;简称:SOI)衬底的光波导器件的制备工艺与传统集成电路的互补金属氧化物半导体(Complementary Metal OxideSemiconductor;简称:CMOS)工艺相兼容,大大减少了制备光电芯片的成本,使得基于SOI衬底的光波导器件成为极具前途的光波导器件。

然而,随着芯片集成度的提高,SOI光波导达到亚微米尺度,波导中的光的模斑尺寸小于1μm,而光纤中的模斑尺寸为8~10μm,二者之间模斑尺寸的失配将导致严重的耦合损耗。

反向锥形耦合器能够减小光纤与光波导间的耦合损耗,但是其工艺需要对SOI材料的厚度进行精确控制,成本较高。

发明内容

本发明实施例提供一种光耦合器及光处理方法,用于解决现有技术中缺乏高耦合效率且低工艺成本的光耦合器的问题。

第一方面,本发明实施例提供一种光耦合器,包括:硅衬底、位于硅衬底上的埋氧层以及位于埋氧层上的顶硅层,而顶硅层包括多个并排的亚波长硅光栅以及合光区;其中,多个亚波长硅光栅的两端均分别与外部光纤与合光区相接,且多个亚波长硅光栅的与外部光纤相接的一端的宽度小于与合光区相接的一端的宽度。多个亚波长硅光栅呈类锥状,用于将从外部光纤射入的光耦合入顶硅层中,且还用于将在自身中向合光区方向传播的光的光斑尺寸减小至目标波导中光的光斑尺寸,而合光区用于将从多个亚波长硅光栅输入的光合并以及将合并后的光传输至目标波导。

上述实现方式中,光纤入射的光经由多个类锥状的亚波长硅光栅之后,光斑尺寸逐渐变小至目标波导中光的光斑尺寸,经由合光区将两路光合并之后传输至目标波导,由于减小了光斑失配,降低了耦合损耗,提高耦合效率。不仅如此,本发明实施例中,在设计光耦合器时,可以通过调整亚波长硅光栅中的硅块的宽度、长度、相邻硅块间距、多个亚波长硅光栅的间距等参数来获得最小的PDL,不仅设计自由度大,而且上述参数均是在顶硅层面内硅块的尺寸,通过一次光刻工艺即可获得设计出的图案,工艺成本低,成品率高。

在一些可能的实现方式中,顶硅层包括两个亚波长硅光栅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201680077620.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top