[发明专利]用于维特比解码器的高速加比选

权利要求书

1.一种从以维特比解码的多个状态度量值中选择状态度量值的方法，所述方法包括：

成对地比较所述多个状态度量值，以产生多个第一决策信号，其中各个第一决策信号指示来自相应的状态度量值对的所选状态度量值；

通过对所述多个第一决策信号执行布尔操作来生成第一选择信号；以及

基于所述第一选择信号，从所述多个状态度量值中选择结果状态度量值。

2.根据权利要求1所述的方法，其中：所述各个第一决策信号指示在所述相应的状态度量值对之间较小的值，并且其中所述结果状态度量值是所述多个状态度量值中的最小值。

3.根据权利要求1所述的方法，其中所述第一选择信号包括多个比特，其中所述生成包括通过对所述多个第一决策信号执行所述布尔操作来生成所述第一选择信号的各个比特，并且其中所述选择包括：

提供所述第一选择信号给被配置为接收所述多个状态度量值作为输入的多工器的选择线；以及

从所述多工器输出所述结果状态度量值。

4.根据权利要求1所述的方法，其中所述比较包括比较所有可能的对中的所述多个状态度量值。

5.根据权利要求1所述的方法，进一步包括：

将所述多个状态度量值的所选对馈送到多个第一2∶1多工器的输入；

并行于所述生成所述第一选择信号，将从所述比较得到的并且关联于所述所选对的第一决策信号发送到所述多个第一2∶1多工器的选择线；以及

从所述多个第一2∶1多工器输出第一候选状态度量值。

6.根据权利要求5所述的方法，其中所述选择所述结果状态度量值包括：

将所述第一候选状态度量值馈送到多工器结构的输入；

将所述第一选择信号发送到所述多工器结构的选择线；以及

从所述多工器结构输出所述结果度量值。

7.根据权利要求6所述的方法，其中所述多工器结构包括2∶1多工器的层级，并且其中所述多工器结构的每个选择线对应于所述第一选择信号的各个比特。

8.根据权利要求5所述的方法，其中所述选择所述结果状态度量值包括：

将所述第一候选状态度量值馈送到多个第二2∶1多工器的输入；

将所述第一选择信号发送到所述多个第二2∶1多工器的选择线；

从所述多个第二多工器输出第二候选状态度量值；

成对地比较所述第二候选状态度量值以生成第二决策信号；以及

基于施加于所述第二决策信号的布尔操作从所述第二候选度量值中选择所述结果状态度量值。

9.一种用于高速维特比解码器的加比选(ACS)单元，所述ACS单元包括：

多个第一比较器，被配置为：成对地比较多个状态度量值；以及产生多个第一决策信号；

逻辑电路，耦连至所述多个第一选择器，并且所述逻辑电路被配置为：对所述多个第一决策信号执行布尔操作；以及产生第一选择信号；以及

多工器结构，被配置为：接收所述多个状态度量值作为输入；以及输出结果状态度量值，其中所述多工器结构的选择线被所述第一选择信号控制。

10.根据权利要求9所述的ACS单元，其中：所述多个状态度量值包括N个值；所述多个第一比较器包括个比较器；所述多工器结构包括N∶1多工器；并且所述第一选择信号的每个比特由对所述多个第一决策信号执行布尔操作来生成。

11.根据权利要求9所述的ACS单元，其中所述多工器结构包括多工器的层级，其中所述层级包括：

在根级别上的第一2∶1多工器，并且被配置为：

接收所述多个状态度量值作为输入；以及

响应于所述多个第一决策信号的选择控制输出第一候选度量值；以及

较高级别多工器，被配置为响应于所述第一选择信号的选择控制输出所述结果状态度量值。