[发明专利]记录组指示符有效
申请号: | 201680078748.0 | 申请日: | 2016-11-23 |
公开(公告)号: | CN108463811B | 公开(公告)日: | 2023-02-28 |
发明(设计)人: | 阿拉斯代尔·格兰特 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F12/1045 | 分类号: | G06F12/1045;G06F12/0895;G06F12/14;G06F21/78 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 林强 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 记录 指示 | ||
1.一种数据处理装置,包括:
处理电路,被配置为访问由从虚拟地址转换的物理地址索引的缓存中的数据;以及
组指示符记录电路,被配置为记录与目标物理地址相对应的组指示符,其中,所述组指示符取决于所述缓存的多组一个或多个存储位置中的哪一组与所述目标物理地址相对应,并且所述组指示符不足以标识所述目标物理地址,
其中,所述组指示符记录电路被配置为使得所述组指示符可被不可访问所述目标物理地址的外部设备访问、或者可被不可访问所述目标物理地址的软件进程访问。
2.根据权利要求1所述的装置,其中,所述组指示符取决于所述目标物理地址的至少一个索引位,该至少一个索引位用于选择所述多个组中的哪一组与所述目标物理地址相对应。
3.根据权利要求2所述的装置,其中,所述目标物理地址包括从目标虚拟地址的对应部分转换的页面部分以及直接从所述目标虚拟地址的对应部分映射的偏移部分;以及
所述至少一个索引位在所述目标物理地址的所述页面部分内。
4.根据权利要求3所述的装置,其中,所述组指示符记录电路被配置为与所述目标虚拟地址相关联地记录所述组指示符。
5.根据任一前述权利要求所述的装置,包括地址转换电路,用于将由所述处理电路处理的指令标识的虚拟地址转换为物理地址以用于访问所述缓存中的数据。
6.根据权利要求1-4中任一项所述的装置,其中,所述组指示符包括将模糊函数应用于所述目标物理地址的位的子集的结果。
7.根据权利要求6所述的装置,其中,所述模糊函数取决于所述组指示符记录电路可访问但外部设备或软件进程不可访问的密钥,其中所述外部设备或软件进程不可访问所述目标物理地址。
8.根据权利要求1-4、7中任一项所述的装置,其中,所述处理电路被配置为访问第一级缓存和第二级缓存中的数据,其中,所述第一级缓存和所述第二级缓存都是物理索引的;以及
所述组指示符的第一部分取决于所述目标物理地址的至少一个索引位,该至少一个索引位用于选择所述第一级缓存的哪一组一个或多个存储位置对应于所述目标物理地址,并且所述组指示符的第二部分取决于所述目标物理地址的至少一个索引位,该至少一个索引位用于选择所述第二级缓存的哪一组一个或多个存储位置对应于所述目标物理地址。
9.根据权利要求1-4、7中任一项所述的装置,其中,所述组指示符记录电路被配置为响应于所述处理电路触发与所述目标物理地址相对应的缓存访问而记录所述组指示符。
10.根据权利要求9所述的装置,其中,响应于所述缓存访问,所述组指示符记录电路被配置为对提供给所述缓存的所述目标物理地址的位的子集进行采样,并且基于所采样的位的子集来生成所述组指示符。
11.根据权利要求9所述的装置,其中,响应于所述缓存访问,所述组指示符记录电路被配置为从所述缓存接收指示所述多个组中的哪一组与所述目标物理地址相对应的索引指示符,并且将取决于所述索引指示符的值记录为所述组指示符。
12.根据权利要求1-4、7、10、11中任一项所述的装置,其中,所述组指示符记录电路包括性能监测电路,该性能监测电路被配置为捕获指示所述处理电路在处理指令时的性能的性能监测数据;
其中,响应于触发缓存访问的指令,所述性能监测电路被配置为在所述性能监测数据中记录与所述缓存访问的所述目标物理地址相对应的所述组指示符。
13.根据权利要求12所述的装置,包括指令采样电路,用于选择由所述处理电路执行的用于性能监测的指令子集,其中,所述性能监测电路被配置为在所述指令子集中的一个指令触发缓存访问时记录所述组指示符。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680078748.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器地址变换管理
- 下一篇:一种进行数据处理的方法和装置