[发明专利]半导体装置的制造方法以及半导体装置有效
申请号: | 201680082427.8 | 申请日: | 2016-03-31 |
公开(公告)号: | CN108701715B | 公开(公告)日: | 2021-04-27 |
发明(设计)人: | 大谷欣也 | 申请(专利权)人: | 新电元工业株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78 |
代理公司: | 上海德昭知识产权代理有限公司 31204 | 代理人: | 郁旦蓉 |
地址: | 日本东京都千*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 以及 | ||
1.一种半导体装置的制造方法,用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置,其特征在于,依次包括:
半导体基体准备工序,准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体;
第一沟槽形成工序,在所述第二半导体层上形成规定的第一沟槽;
第一绝缘膜形成工序,形成第一绝缘膜并使其填埋所述第一沟槽的下部;
栅极绝缘膜形成工序,在所述第一沟槽的上部的侧壁上形成栅极绝缘膜;
栅电极形成工序,经由所述栅极绝缘膜,形成由多晶硅构成的所述栅电极;
第二沟槽形成工序,在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽;
第二绝缘膜形成工序,以在所述第二沟槽内残留有空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜;
屏蔽电极形成工序,在所述空隙内形成所述屏蔽电极;以及
源电极形成工序,形成源电极使其与所述屏蔽电极电气连接。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于:
其中,在所述第二绝缘膜形成工序中,形成所述第二绝缘膜使其厚度比所述栅极绝缘膜的厚度更厚。
3.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述第二绝缘膜形成工序中,在将所述空隙的底部与所述第一沟槽的底部之间的所述第二绝缘膜的厚度定为D1,所述空隙的所述底部的深度位置中所述空隙的侧壁与所述第一沟槽的侧壁之间的所述第一绝缘膜的厚度定为d,所述空隙的所述底部的深度位置中所述空隙的所述侧壁与所述第一沟槽的所述侧壁之间的所述第二绝缘膜的厚度定为D2时,形成所述第二绝缘膜使其满足D1≤d+D2的关系。
4.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述第二沟槽形成工序中,将所述第二沟槽形成至所述第一沟槽的深度位置上。
5.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述第二沟槽形成工序中,将所述第二沟槽形成至比所述第一沟槽的深度位置更深的深度位置上。
6.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述第二沟槽形成工序与所述第二绝缘膜形成工序之间,进一步包括:形成第二导电型扩散区域使其与所述第二沟槽的底部相接触的第二导电型扩散区域形成工序。
7.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述第二沟槽形成工序中,形成具有底部渐窄的锥形侧面的沟槽来作为所述第二沟槽。
8.根据权利要求1或2所述的半导体装置的制造方法,其特征在于:
其中,在所述栅电极形成工序与所述第二沟槽形成工序之间,进一步包括:在从平面上看未形成有所述第一沟槽的区域中的所述第二半导体层的表面形成第二导电型基极区域的基极区域形成工序;以及在所述基极区域的表面,形成第一导电型高浓度扩散区域使其至少有一部分暴露在所述第一沟槽的所述侧壁上的第一导电型高浓度扩散区域形成工序。
9.根据权利要求8所述的半导体装置的制造方法,其特征在于:
其中,在所述栅电极形成工序与所述第二沟槽形成工序之间,进一步包括:在所述基极区域的表面的规定区域上形成第二导电型接触区域的接触区域形成工序,
在所述屏蔽电极形成工序与所述源电极形成工序之间,进一步包括:将从平面上看未形成有所述第一沟槽的区域中的所述第二绝缘膜通过回蚀去除的第二绝缘膜回蚀工序,
在所述源电极形成工序中,形成所述源电极使其与所述屏蔽电极、所述第一导电型高浓度扩散区域、以及所述接触区域直接连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新电元工业株式会社,未经新电元工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680082427.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类