[发明专利]根据另一个高速缓存中条目的可用性替换高速缓存条目在审
申请号: | 201680086077.2 | 申请日: | 2016-09-14 |
公开(公告)号: | CN109154912A | 公开(公告)日: | 2019-01-04 |
发明(设计)人: | 保罗·詹姆斯·莫耶 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G06F12/0891 | 分类号: | G06F12/0891;G06F12/0897;G06F12/128 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 樊英如;邱晓敏 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速缓存 条目 高级别 低级别 存储器层次结构 高速缓存条目 处理系统 逐出 高速缓存行 有效性状态 可用性 替换 存储 监视 | ||
一种处理系统[100]至少部分地基于不同高速缓存[140]处的对应条目的有效性状态来选择在一个高速缓存[130]处的条目以用于逐出。处理系统包括存储器层次结构,所述存储器层次结构具有至少两个高速缓存,较高级别高速缓存[140]和较低级别高速缓存[130]。较低级别高速缓存监视较高级别高速缓存的哪些位置已被指示为无效,并且当选择较低级别高速缓存的条目以便逐出到较高级别高速缓存时,至少部分地基于是否所选择的高速缓存条目将存储在较高级别高速缓存的无效高速缓存行中来选择该条目。
技术领域
公开领域
本公开一般涉及处理器,并且更具体地涉及处理器处的高速缓存管理。
现有技术描述
为了支持指令的执行,处理系统通常包括具有存储器模块的存储器子系统,用于存储将由执行指令访问的数据。存储器子系统可以组织成存储器层次结构,其具有位于层次结构顶部的主存储器,以存储可由执行指令访问的更大量数据,以及存储器层次结构的较低级别处的一个或多个高速缓存以存储在主存储器中存储的数据的子集。通常,数据存储在存储器层次结构中越低,它可以被处理器越快地访问。为了进一步提高处理效率,处理系统可以实现存储器管理协议,该协议管理存储在存储器层次结构的每个级别的特定数据集。例如,处理系统可以实现存储器管理协议,该协议将最近被请求访问的数据移动到存储器层次结构的较低级别,期望在不久的将来处理器将再次访问该数据,并且将最近未访问的数据移动到存储器层次结构的更高级别。然而,这种通用存储器管理协议可导致存储器层次结构的级别之间的数据频繁移动,从而影响处理系统的处理效率和功耗。
附图简述
通过参考附图,可更好地理解本公开,并且它的许多特征和优点对本领域技术人员来说变得显而易见。在不同图式中使用的相同元件符号指示类似或完全相同的项目。
图1是采用存储器层次结构的处理系统的框图,其中根据一些实施方案,一个高速缓存基于另一个高速缓存处的条目的有效性状态选择用于替换的条目。
图2是图1的处理系统的实例的框图,根据一些实施方案,将数据从较高级别的高速缓存传输到较低级别的高速缓存。
图3是图1的处理系统的实例的框图,根据一些实施方案,在较低级别的高速缓存中跟踪哪些数据已经从较高级别的高速缓存传输到较低级别的高速缓存。
图4是根据一些实施方案的在图1的高速缓存中使用的无效表的框图。
图5是根据一些实施方案的跟踪一个级别的高速缓存处的条目的有效性状态以选择不同高速缓存级别的逐出数据的条目的方法的流程图。
具体实施方式
图1-5示出了用于通过至少部分地基于不同高速缓存处的对应条目的有效性状态在一个高速缓存处选择用于逐出的条目来提高处理系统处的存储器管理效率的技术。为了说明,处理系统可以包括具有至少两个高速缓存的存储器层次结构,较高级别高速缓存(更靠近存储器层次结构中的主存储器)和较低级别高速缓存(更接近处理系统的处理器核心)。当较高级别高速缓存的条目处的数据被移动到较低级别高速缓存的条目时,较高级别高速缓存的条目被标记为具有“无效”的有效性状态,从而指示该条目可用于存储更高级别高速缓存中的传入数据。较低级别高速缓存监视较高级别高速缓存的哪些位置已被指示为无效,并且当选择较低级别高速缓存的条目以便逐出到较高级别高速缓存时,至少部分地基于是否所选择的高速缓存条目将存储在当时的更高级别高速缓存的无效高速缓存行中来选择该条目。因此,处理系统减少了更高级别高速缓存的逐出次数,这导致功耗降低和存储器效率提高。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680086077.2/2.html,转载请声明来源钻瓜专利网。