[发明专利]数字预失真处理装置

说明书

本发明实施例提供一种数字预失真处理装置，该装置包括模数转换单元、n个数字预失真元件，模数转换单元与n个数字预失真处理器连接，每个所述数字预失真元件，用于接收n相输入信号，对所述n相输入信号进行数字预失真处理后，输出处理后的n相信号；模数转换单元，用于接收所述处理后的n相信号，并根据所述处理后的n相信号进行信号抽取，将抽取的信号输出，其中，所述抽取的信号速率与所述处理后的n相信号中每一相信号的速率相同。实现了面对超大带宽信号，可以在不提高现有FPGA、ADC等器件的工艺水平的前提下，进行DPD校正，大大节省了实现成本。

技术领域

本发明涉及通信技术，尤其涉及一种数字预失真处理装置。

背景技术

数字预失真器(Digital Pre-Distortion，简称DPD)是目前对功放预失真校正的一种主流装置，在之前的第二代、第三代、第四代通信技术中已经得到广泛的应用。

随着通信技术的不断发展，可用带宽也在不断的提高，面对较大带宽，现有技术中采用2倍带宽采样的方式进行解算，具体地，采用高速模数转换器(Analog-to-DigitalConverter，简称ADC)对带宽高于信号带宽4～5倍的反馈信号进行采样，通过并串行与串并行转换器(SERializer/DESerializer，简称SERDES)传给现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)/专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)，由FPGA/ASIC进行低通滤波去除一定的杂散，之后进行2倍带宽抽取信号，抽取后的信号进行反馈预处理，进而相位对齐再送给解算单元进行解算，以满足较大带宽的需求。

但是在通信技术的研究中，未来移动通信技术，例如第五代移动通信技术(5-Generation，简称5G)中，DPD反馈带宽可能会达到3-4千兆赫兹(Ghz)，而现有技术中的ADC能耗仍然无法满足这样的超大带宽。

发明内容

本发明实施例提供一种数字预失真处理装置，用于解决现有技术中数字预失真处理过程中ADC能耗无法满足超大带宽需求的问题。

本发明实施例第一方面提供的数字预失真处理装置，包括：模数转换单元、n个数字预失真元件，所述模数转换单元与所述n个数字预失真处理器连接，其中n为大于1的正整数；

每个所述数字预失真元件，用于接收n相输入信号，对所述n相输入信号进行数字预失真处理后，输出处理后的n相信号；

所述模数转换单元，用于接收所述处理后的n相信号，并根据所述处理后的n相信号进行信号抽取，将抽取的信号输出，其中，所述抽取的信号速率与所述处理后的n相信号中每一相信号的速率相同。

可选地，所述装置还包括：时延解算器，所述时延解算器的输入端与所述模数转换单元的输出端连接，所述时延解算器的输出端与所述n个数字预失真元件的输入端分别连接；

所述时延解算器，用于接收所述模数转换单元输出的所述抽取的信号，根据所述抽取的信号进行解算，获取反馈信号，并将所述反馈信号发送给所述n个数字预失真元件。

可选地，所述n个数字预失真元件，具体用于根据所述反馈信号对所述n相输入信号进行数字预失真处理。

可选地，所述反馈信号为低速整数时延信号。

可选地，所述装置还包括：n个均衡元件，其中，每个所述均衡元件的输入端与所述n个数字预失真元件的输出端分别连接；

每个所述均衡元件，用于接收所述n个数字预失真元件输出的所述处理后的n相信号，并对所述处理后的n相信号进行均衡补偿处理，输出均衡补偿后的n相信号。

可选地，所述装置还包括：n个镜像消除元件，其中，每个所述镜像消除元件的输入端与所述n个均衡元件的输出端分别连接；