[发明专利]注入锁定型PLL电路

说明书

一种注入锁定型PLL电路，能够容易地进行相位控制。PFD(2)输出基于参照信号(RCK)和反馈信号(FB)的相位差或者频率差的检测信号，充电泵电路(3)基于该检测信号输出脉冲信号，环路滤波器(4)基于该脉冲信号输出控制电压。VCO(5)包含由多个延迟元件部(5a1～5a3)串联连接为环状而成的环形振荡器，上述延迟元件部包含并联连接的多个延迟元件(例如，逆变器电路(5b1、5c1))，通过基于控制电压控制环形振荡器的输出信号(X)的频率，并且基于上述的检测信号控制多个延迟元件中进行动作的个数，来控制环形振荡器的输出信号(X)的相位。分频电路(6)通过对上述的输出信号(X)进行分频生成反馈信号(FB)，并输出反馈信号(FB)。

技术领域

本发明涉及注入锁定型PLL电路。

背景技术

作为PLL(Phase Lock Loop：锁相环)电路之一，具有注入锁定型PLL电路。注入锁定型PLL电路的电压控制振荡电路除了频率控制功能以外，还具备相位控制功能。向电压控制振荡电路供给控制电压，该控制电压由充电泵和环路滤波器基于表示参照信号与反馈信号的相位差或者频率差的信号生成。而且，基于该控制电压控制电压控制振荡电路的输出信号的频率。另外，向电压控制振荡电路供给基于参照信号(例如，规定的频率的时钟信号)的注入信号，并以与参照信号同步的方式进行输出信号的相位控制。

此外，在作为注入信号基于参照信号生成脉冲信号时，若使用延迟电路，则脉冲宽度容易受到电源电压、工艺偏差等的影响，而难以获得最佳的脉冲宽度。因此，以往，提出了作为注入信号，代替脉冲信号，使用参照信号的边缘的方法。

专利文献1:日本特开平7－95057号公报

专利文献2:日本特开2009－177297号公报

专利文献3:日本专利第3268216号公报

专利文献4:日本特开2009－117894号公报

专利文献5:日本特开平5－315899号公报

非专利文献1:W.Deng,D.Yang,A.Narayanan,K.Nakata,T.Siriburanon,K.Okada,and A.Matsuzawa,A 0.048-mm2 3-mW Synthesizable Fractional-N PLL with a SoftInjection-Locking Technique,IEEE International Solid-State CircuitsConference(ISSCC),2015.

但是，在以往的注入锁定型PLL电路中，电压控制振荡电路若在输出信号的频率充分收敛之前注入，则频率的收敛本身变得困难。因此，必须作为用于相位控制的初始化处理进行判定输出信号的频率的收敛的控制等，而相位控制很困难。

发明内容

根据发明的一个观点，提供一种注入锁定型PLL电路，具有：相位频率比较电路，输出基于参照信号与反馈信号的相位差或者频率差的检测信号；充电泵电路，基于上述检测信号输出脉冲信号；环路滤波器，基于上述脉冲信号输出控制电压；电压控制振荡电路，包含由多个延迟元件部串联连接为环状而成的环形振荡器，上述延迟元件部包含并联连接的多个延迟元件，通过基于上述控制电压控制上述环形振荡器的输出信号的频率，并且基于上述检测信号控制上述多个延迟元件中进行动作的个数，来控制上述输出信号的相位；以及分频电路，通过对上述输出信号进行分频生成上述反馈信号，并输出上述反馈信号。

根据公开的注入锁定型PLL电路，能够容易地进行相位控制。

本发明的上述以及其它目的、特征以及优点通过与表示作为本发明的例子优选的实施方式的附图相关的以下的说明而变得清楚。

附图说明

图1是表示第一实施方式的注入锁定型PLL电路的一个例子的图。