[发明专利]使用含钨粘合层增强互连可靠性能以实现钴互连的微电子器件和方法

说明书

本发明的实施例包括一种微电子器件，其包括：具有介电材料层的衬底，所述介电材料层包括具有凹陷的特征部；含钨阻挡衬垫层，其形成在所述特征部的凹陷中；以及钴导电层，其沉积在所述特征部的凹陷中的含钨阻挡衬垫层上。含钨阻挡衬垫层为钴导电层提供粘附。

技术领域

本发明的实施例总体上涉及半导体器件的制造。特别地，本发明的实施例涉及用于使用含钨(W)的粘合层增强互连可靠性能以实现钴(Co)互连的微电子器件和方法。

背景技术

现有技术的半导体材料互连是铜(Cu)。随着器件尺寸缩小，电阻率增加并且电迁移性能问题导致Cu金属线不太理想。

附图说明

图1示出了根据一个实施例的使用含钨(W)的粘合层增强互连可靠性能以实现用于微电子器件(例如，集成电路芯片)的晶体管器件的钴(Co)互连的过程。

图2示出了根据一个实施例的微电子器件的电互连结构，其中互连结构包括含W阻挡衬垫层。

图3示出了具有传统TiN衬垫的互连结构500的截面图。

图4示出了根据一个实施例的具有含W衬垫的互连结构600的截面图。

图5示出了根据一个实施例的计算设备900。

具体实施方式

本文描述的是微电子器件，其被设计为使用含钨(W)的粘合层增强互连可靠性能以实现钴(Co)互连。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员来说显而易见的是，本发明的实施例可以仅用所描述的一些方面来实施。出于解释的目的，阐述了具体的数量、材料和配置，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有具体细节的情况下实践本发明的实施例。在其他情况下，省略或简化了众所周知的特征，以免使说明性实施方式难以理解。

将以最有助于理解本发明的实施例的方式将各种操作描述为多个离散操作，然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别是，这些操作不需要按照呈现的顺序执行。

目前，通常使用铜金属或铜金属合金来产生集成电路(IC)芯片中的电子器件(例如，晶体管)之间的电子连接。IC芯片中的器件不仅可以放置在IC芯片的表面上，而且器件也可以堆叠在IC芯片上的多个层中。构成IC芯片的电子器件之间的电互连使用填充有导电材料的过孔和沟槽构建。绝缘材料层(通常是低k介电材料)将IC芯片中的各种部件和器件分开。其上构建IC电路芯片的器件的衬底例如是硅晶圆或绝缘体上硅衬底。硅晶圆是通常用于半导体处理工业的衬底，但是本发明的实施例不依赖于所使用的衬底的类型。衬底也可以单独地包括锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓和/或其它III-V族材料或与硅或二氧化硅或其它绝缘材料组合。构成芯片的IC器件构建在衬底表面上。

至少一个介电层沉积在衬底上。介电材料包括但不限于二氧化硅(SiO₂)、低k电介质、氮化硅和/或氮氧化硅。介电层任选地包括孔或其他空隙以进一步降低其介电常数。通常，低k膜被认为是介电常数小于具有约4.0的介电常数的SiO₂的介电常数的任何膜。具有约1至约4.0的介电常数的低k膜是当前半导体制造工艺的典型。集成电路器件结构的制造通常还包括在低k(低介电常数)ILD(层间电介质)膜的表面上放置二氧化硅膜或层或覆盖层。低k膜可以是例如硼、磷或碳掺杂的氧化硅。碳掺杂的氧化硅也可称为碳掺杂的氧化物(CDO)和有机硅酸盐玻璃(OSG)。